新聞中心

EEPW首頁 > EDA/PCB > 市場分析 > 導(dǎo)入TSV制程技術(shù) 模擬芯片邁向3D堆疊架構(gòu)

導(dǎo)入TSV制程技術(shù) 模擬芯片邁向3D堆疊架構(gòu)

作者: 時間:2013-09-17 來源:新電子 收藏

  類比積體電路設(shè)計也將進(jìn)入三維晶片(3D IC)時代。在數(shù)位晶片開發(fā)商成功量產(chǎn)3D IC方案后,類比晶片公司也積極建置類比3D IC生產(chǎn)線,期透過矽穿孔(TSV)與立體堆疊技術(shù),在單一封裝內(nèi)整合采用不同制程生產(chǎn)的異質(zhì)類比元件,以提升包括電源晶片、感測器與無線射頻(RF)等各種類比方案效能。

本文引用地址:http://butianyuan.cn/article/169983.htm

  奧地利微電子執(zhí)行副總裁暨Full Service Foundry部門總經(jīng)理Thomas Riener認(rèn)為,3D IC技術(shù)將擴大類比晶片市場商機。

  奧地利微電子(AMS)執(zhí)行副總裁暨Full Service Foundry部門總經(jīng)理Thomas Riener表示,隨著現(xiàn)今電子產(chǎn)品功能愈來愈多,設(shè)備制造商為確保產(chǎn)品功能可靠度,其內(nèi)部的類比晶片數(shù)量正快速增加,導(dǎo)致印刷電路板(PCB)空間愈來愈不夠用,且系統(tǒng)設(shè)計難度也與日俱增,因此類比晶片制程技術(shù)勢必須有全新的突破,才能克服此一技術(shù)挑戰(zhàn)。

  Riener進(jìn)一步指出,有別于數(shù)位邏輯晶片通常有標(biāo)準(zhǔn)型封裝技術(shù),類比晶片的封裝技術(shù)種類既多且復(fù)雜,每一個元件甚至擁有屬于本身較有利的制程技術(shù),因此進(jìn)行異質(zhì)整合的難度也較高,造成類比晶片在3D IC領(lǐng)域的發(fā)展較為緩慢。所幸目前已有不少晶圓廠與晶片業(yè)者正大舉投入TSV技術(shù)研發(fā),讓此一技術(shù)愈來愈成熟,將引領(lǐng)類比晶片邁向新的技術(shù)里程碑。

  事實上,奧地利微電子日前已宣布投入2,500萬歐元于奧地利格拉茨的晶圓廠建置類比3D IC生產(chǎn)線,新的生產(chǎn)線預(yù)計將于2013年底開始正式上線,為該公司旗下的所有產(chǎn)品或晶圓代工服務(wù)客戶提供類比晶片3D立體堆疊先進(jìn)制程。

  奧地利微電子類比3D IC投產(chǎn)初期,將率先為醫(yī)學(xué)影像及手機市場客戶生產(chǎn)各種類比元件。Riener解釋,由于醫(yī)療影像與手機應(yīng)用市場對高效能類比感測元件與電源管理晶片需求相當(dāng)高,因此初期產(chǎn)能將以這兩大應(yīng)用市場為主,未來隨著3D IC產(chǎn)線擴大,該公司將可進(jìn)一步服務(wù)汽車、工業(yè)控制等領(lǐng)域的客戶。

  據(jù)了解,奧地利微電子透過自行研發(fā)的技術(shù),能讓不同制程所生產(chǎn)的兩顆晶粒(如光電二極體和矽晶訊號處理器)堆疊成一顆晶片,藉此取代兩顆單獨封裝的晶粒,同時節(jié)省電路板占位面積、縮短連接線與減少電氣雜訊,達(dá)到大幅提高產(chǎn)品效能的目的。

  Riener強調(diào),類比晶片十分重視可靠性與生產(chǎn)經(jīng)驗,奧地利微電子無論是在車用電子或醫(yī)療市場都已取得多項認(rèn)證,有助于客戶快速進(jìn)入應(yīng)用市場;生產(chǎn)方面,該公司則擁有獨特的TSV技術(shù),能更有效實現(xiàn)類比晶片異質(zhì)整合。



關(guān)鍵詞: TSV制程 模擬芯片

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉