TI采用新“金剛狼”MCU平臺(tái) 使MCU總功耗銳減50%

引言

德州儀器 (TI) 于上世紀(jì) 70 年代推出了微控制器 (MCU)，并已在眾多的平臺(tái)中運(yùn)用了此項(xiàng)技術(shù)，包括超低功耗 MSP430™ MCU 產(chǎn)品系列。MSP430 MCU 十多年來(lái)一直是業(yè)界超低功耗技術(shù)的領(lǐng)先者，而且每一代新型架構(gòu)皆專注于創(chuàng)造全新的功耗與效率指標(biāo)記錄。

MSP430 架構(gòu)業(yè)已提供了僅在需要時(shí)才喚醒的智能外設(shè)、允許 MCU 內(nèi)部的模塊以不同頻率運(yùn)作的靈活定時(shí)、以及先進(jìn)的電源管理技術(shù)等，這些只是其諸多創(chuàng)新成果中的幾個(gè)而已。雖然貴為業(yè)界領(lǐng)袖，但 TI 并未因此沾沾自喜固步自封，而是一如既往地投入巨資不斷地開(kāi)發(fā)最先進(jìn)的超低功耗技術(shù)。

憑借“金剛狼 (Wolverine)”MCU 平臺(tái)(因其運(yùn)用了激進(jìn)的節(jié)能技術(shù)而擁有了這一代號(hào))，TI 創(chuàng)立了下一代 MSP430 架構(gòu)(見(jiàn)圖 1)。這款新型平臺(tái)將 MCU 的功率與能源消耗銳減了一半以上，從而使超低功耗性能邁上了一個(gè)新臺(tái)階。

* 據(jù)美國(guó)史密森研究所 (Smithsonian Institution) 提供的資料。

圖 1：憑借“金剛狼”MCU 平臺(tái)(因其運(yùn)用了激進(jìn)的節(jié)能技術(shù)而擁有了這一代號(hào))，TI 創(chuàng)建了下一代 MSP430 架構(gòu)，其將 MCU 的功率與能源消耗銳減了一半以上，從而使超低功耗性能邁上了一個(gè)新臺(tái)階。

· 運(yùn)行模式功耗低至 100μA/MHz

· 待機(jī)流耗低于 400 nA(RTC 和欠壓保護(hù)模式)

· FRAM 每位能耗下降了 250 倍

· 可在不到 7μs 的時(shí)間里從待機(jī)模式喚醒至運(yùn)行模式

TI“金剛狼”平臺(tái)之所以實(shí)現(xiàn)了引人注目的功耗性能提升，憑借的是其新型 130 nm 超低漏電 (ULL) 工藝技術(shù)、集成型低功耗非易失性存儲(chǔ)器以及利用先進(jìn)的電源管理與高精度低功耗模擬組件得以增強(qiáng)的 MSP430 原生優(yōu)勢(shì)。

130 nm 超低漏電 (ULL) 工藝技術(shù)

鑒于超低功耗器件有 99.9% 的時(shí)間都處于待機(jī)模式，因此在較小的工藝幾何尺寸下，漏電流便成為了決定功率效率的一個(gè)關(guān)鍵因素。低功耗設(shè)計(jì)的挑戰(zhàn)源于晶體管漏電流的指數(shù)性增加(因柵極長(zhǎng)度的不斷縮減及柵極氧化物所致)。

漏電流基于電子在節(jié)點(diǎn)之間必須移動(dòng)的距離，而隨著這個(gè)距離的不斷縮小，電子在節(jié)點(diǎn)之間的泄放越來(lái)越容易。以基于 25 nm 或 45 nm 工藝的 PC 用高性能微處理器 (MPU) 為例，其必須使用特殊的材料來(lái)控制漏電。對(duì)于 MCU，漏電流從 180 nm CMOS 工藝節(jié)點(diǎn)開(kāi)始變成了一個(gè)重要的考慮因素。

通過(guò)其在 65 nm、45 nm 和 28 nm 工藝節(jié)點(diǎn)上設(shè)計(jì)的 GHz 智能手機(jī)處理器和數(shù)字信號(hào)處理器 (DSP)，TI 對(duì)于較小工藝節(jié)點(diǎn)下的漏電流了如指掌，而且 TI 的工程師們把學(xué)到的有關(guān)這些較小工藝幾何尺寸下的漏電流特性的知識(shí)，全部都應(yīng)用到了“金剛狼”的 130 nm 工藝中。

歷史上，MCU 設(shè)計(jì)人員往往將其創(chuàng)新的著重點(diǎn)放在提高性能和密度上。自 1965 年以來(lái)，摩爾定律 (Moore’s Law) 一直在推動(dòng)著晶體管和芯片性能的提升。雖然這種改進(jìn)的步伐在過(guò)去的 10 年間有所放緩，但工藝技術(shù)每 18 個(gè)月將性能提升一倍的歷史，已經(jīng)有 30 多年了。

就 130 nm“金剛狼”平臺(tái)而言，TI 通過(guò)專為提升功率效率而設(shè)計(jì)，并針對(duì)較低漏電流和其他硅工藝固有特性而優(yōu)化的電路，恢復(fù)了摩爾定律在改善功耗(而非性能)指標(biāo)方面的作用。盡管沒(méi)有像采用傳統(tǒng)方法時(shí)那樣將性能提升一倍，但 TI 卻代之以功耗的減半(也就是將功耗指標(biāo)改善了一倍)，同時(shí)保持了現(xiàn)今 MSP430 MCU 架構(gòu)的高性能。

結(jié)果，與其他 130 nm CMOS 工藝相比，各個(gè)晶體管的最小漏電流將至少減低10 倍，而運(yùn)行功耗則總體下降了 15%(圖 2)。

圖 2：采用低漏電法雖未提高性能，卻可以保持低的功率損失，同時(shí)充分利用工藝尺寸縮小帶來(lái)的運(yùn)行功耗下降優(yōu)勢(shì)。結(jié)果是：漏電流減低 10 倍，而運(yùn)行功耗總體下降了 15%。

超低功耗的基礎(chǔ)

為了獲得新型 130 nm 工藝技術(shù)的最大優(yōu)勢(shì)，TI 對(duì)其整個(gè)設(shè)計(jì)工具套件庫(kù)進(jìn)行了全面的重新設(shè)計(jì)，旨在將著重點(diǎn)集中在功率效率而非高性能上。這些工具套件(包括標(biāo)準(zhǔn)單元庫(kù)、電容器、模擬組件和 I/O)基于基礎(chǔ)級(jí)晶體管配置，其形成了用于設(shè)計(jì)當(dāng)今復(fù)雜 MCU 的主要構(gòu)件。

針對(duì) 130 nm 工藝的新型工具套件具有豐富的模擬組件，以實(shí)現(xiàn)諸如高精度模數(shù)轉(zhuǎn)換器 (ADC) 等外設(shè)和用于大幅降低功耗的內(nèi)部電源管理電路。例如：“金剛狼”模塊產(chǎn)品組合包括一個(gè)每秒鐘能完成 20 萬(wàn)次采樣而流耗僅為 75μA 的高精度 12 位 ADC。同樣，具有日歷顯示和報(bào)警功能的實(shí)時(shí)時(shí)鐘 (RTC) 模塊能夠以僅僅 100 nA 的流耗運(yùn)行。130 nm 的超低漏電工藝與豐富的混合信號(hào)集成相組合，有助實(shí)現(xiàn)業(yè)界最低的總系統(tǒng)功耗。

先進(jìn)的電源管理

功率效率并非只適用于 CPU 的功耗。有功電流同樣取決于系統(tǒng)執(zhí)行定時(shí)的效率、高精度模擬外設(shè)和通信接口。如欲最大限度地降低各種不同工作負(fù)載條件下的功耗，運(yùn)用先進(jìn)的電源管理技術(shù)是必不可少的。

“金剛狼”架構(gòu)提供了 MSP430 MCU 電源管理模塊的一種增強(qiáng)型版本。除了支持 7 種操作模式之外，“金剛狼”電源管理模塊還能提供先進(jìn)的電源門控 (power gating)，并采用了一個(gè)高響應(yīng)性的自適應(yīng)穩(wěn)壓器。在內(nèi)部，MCU 被分割成了幾個(gè)功率域，以使系統(tǒng)能夠根據(jù)應(yīng)用的特殊需求動(dòng)態(tài)地管理器件的每個(gè)部分。

當(dāng)使系統(tǒng)在盡可能長(zhǎng)的時(shí)間里處于待機(jī)模式時(shí)，就最大限度地降低了總體系統(tǒng)功耗。然而，系統(tǒng)每次在待機(jī)模式與運(yùn)行模式之間切換都會(huì)產(chǎn)生功耗。特別地，供應(yīng)給電路的電壓不但達(dá)到預(yù)期電平而且重新預(yù)置子系統(tǒng)或外設(shè)，以再度變至運(yùn)作狀態(tài)，都需要時(shí)間。在這段時(shí)間里，電路吸取的功率日益增大，卻并未完成任何有用的工作(見(jiàn)圖 3)。這些喚醒損耗將導(dǎo)致性能下降、響應(yīng)性減慢和功率效率走低，特別是在那些頻繁地在“運(yùn)行”與“待機(jī)”模式之間切換的系統(tǒng)中。