PCB地線的干擾與抑制

4)使用共模扼流圈

地線電壓實(shí)際是一種共模電壓，在這個(gè)電壓的驅(qū)動(dòng)下，電纜中流過的電流是共模電流。在連接電纜上使用共模扼流圈相當(dāng)于增加了地環(huán)路的阻抗，這樣在一定的地線電壓作用下，地環(huán)路電流會(huì)減小。但要注意控制共模扼流圈的寄生電容，否則對(duì)高頻干擾的隔離效果很差。共模扼流圈的匝數(shù)越多，則寄生電容越大，高頻隔離的效果越差。

5)平衡電路對(duì)地環(huán)路干擾的抑制

平衡電路的定義是兩個(gè)導(dǎo)體及其所連接的電路相對(duì)于地線或其他參考物體具有相同的阻抗。

高頻時(shí)平衡是很困難的，實(shí)際的電路會(huì)有很多寄生因素，如寄生電容、電感等。這些參數(shù)在頻率較高時(shí)對(duì)電路阻抗發(fā)揮著較大作用。由于這些寄生參數(shù)的不確定性，電路的阻抗也是不確定的，因此很難保證兩個(gè)導(dǎo)體的阻抗完全相同。因此，在高頻時(shí)，電路平衡性往往較差，這意味著：平衡電路對(duì)頻率較高的地環(huán)路電流干擾抑制效果較差。

3．2 消除公共阻抗耦合

消除公共阻抗耦合的途徑有兩個(gè)，一個(gè)是減小公共地線部分的阻抗，這樣公共地線上的電壓也隨之減小，從而控制公共阻抗耦合。另一個(gè)方法是通過適當(dāng)?shù)慕拥胤绞奖苊馊菀紫嗷ジ蓴_的電路共用地線，一般要避免強(qiáng)電電路與弱電電路共用地線，數(shù)字電路與模擬電路共用地線等。并聯(lián)接地的缺點(diǎn)是接地的導(dǎo)線過多。因此在實(shí)際中，沒有必要所有電路都并聯(lián)單點(diǎn)接地，對(duì)于相互干擾較少的電路，可以采用串聯(lián)單點(diǎn)接地。例如，可以將電路按照強(qiáng)信號(hào)，弱信號(hào)，模擬信號(hào)，數(shù)字信號(hào)等分類，然后在同類電路內(nèi)部用串聯(lián)單點(diǎn)接地，如圖4所示，不同類型的電路采用并聯(lián)單點(diǎn)接地，如圖5所示。當(dāng)信號(hào)頻率低于1 MHz時(shí)可采用單點(diǎn)接地的方法，使其不形成回路。信號(hào)頻率高于10 MHz時(shí)最好采用多點(diǎn)接地，盡量降低地線阻抗。電源線與地線應(yīng)盡量靠近走線以減少所包圍的環(huán)路面積，從而減少外界磁場(chǎng)對(duì)環(huán)路切割產(chǎn)生的電場(chǎng)干擾，同時(shí)也減少環(huán)路對(duì)外電磁輻射。

如前所述，減小地線阻抗的核心問題是減小地線的電感?？梢允褂帽馄綄?dǎo)體做地線，或用多條相距較遠(yuǎn)的并聯(lián)導(dǎo)體作接地線。對(duì)于PCB，在雙層板上布地線網(wǎng)格能夠有效地減小地線阻抗，在多層板中可以專門用一層做地線來減小阻抗。

4 結(jié)論

抗干擾設(shè)計(jì)是單片機(jī)系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié)，其設(shè)計(jì)的好壞往往決定整個(gè)系統(tǒng)的成敗。關(guān)于接地，許多關(guān)于電磁兼容的專著中都有詳細(xì)的論述，但是，最好的接地方式應(yīng)該是通過試驗(yàn)來選定的，地線干擾也要通過試驗(yàn)來查找和排除。本文介紹了地線引起干擾的原因和解決方法，說明了地線設(shè)計(jì)中的一般方法和原則，只有在理論的指導(dǎo)下，經(jīng)過大量的試驗(yàn)過程和經(jīng)驗(yàn)積累才能更好地掌握接地系統(tǒng)的設(shè)計(jì)方法和干擾排除手段，從而更好的提高電路工作的可靠性。