一種基于CPLD的可編程FV變換電路

摘要：文章介紹了一種可編程的頻率電壓變換電路(F／V)，將頻率信號通過復(fù)雜可編程邏輯器件(CPLD)變換為與頻率成正比的脈寬信號，脈寬信號控制模擬開關(guān)對基準(zhǔn)電壓信號進(jìn)行斬波，斬波信號經(jīng)低通濾波后輸出直流電壓信號。
關(guān)鍵詞：可編程邏輯器件；頻率電壓變換；脈沖寬度調(diào)制

0 前言
電氣自動化和過程自動化及自動檢測領(lǐng)域常常用到頻率電壓變換器F／V，需要將頻率信號轉(zhuǎn)換為電壓信號。F／V變換器的實(shí)現(xiàn)方法一般有3種：一是基于專用F／V轉(zhuǎn)換芯片(如LM331)，二是基于模擬電路，三是基于微處理器和D／A轉(zhuǎn)換器。前兩種F／V變換器的共同缺點(diǎn)是量程單一，頻率變換范圍不能在線改變或不能方便地改變。第三種F／V變換器需要較高速度的微處理器和高分辨率D／A轉(zhuǎn)換器，成本較高。本文介紹一種基于CPLD的可編程F／V變換電路，該電路簡單、頻率變換范圍可任意連續(xù)設(shè)置、精度高，具有較好的實(shí)用價(jià)值。

1 電路的基本原理
F／V變換電路的基本結(jié)構(gòu)，頻率信號經(jīng)K分頻電路轉(zhuǎn)換為占空比為50％的方波信號；方波信號經(jīng)頻率／脈寬變換電路轉(zhuǎn)換為脈寬與頻率成正比的脈沖調(diào)寬信號；脈沖調(diào)寬信號的高電平控制模擬開關(guān)與電壓基準(zhǔn)接通，低電平控制模擬開關(guān)與信號地接通，模擬開關(guān)的輸出經(jīng)低通濾波器將脈沖寬度信號轉(zhuǎn)換為直流電壓信號。
圖2為F／PWM變換電路的原理圖，fs為被變換頻率信號，f0為參考時(shí)鐘信號，D1為M分頻器，D2為K分頻器，C1、C2為n位二進(jìn)制計(jì)數(shù)器，U1、U2為上升沿觸發(fā)的D觸發(fā)器。當(dāng)K分頻器輸出fk為0時(shí)，計(jì)數(shù)C1器清零，U1觸發(fā)器的輸出置1，當(dāng)fk為1時(shí)，計(jì)數(shù)器C1在M分頻器的輸出fc的作用下增量計(jì)數(shù)。當(dāng)計(jì)數(shù)器C1計(jì)數(shù)由N-1變?yōu)镹時(shí)，其計(jì)數(shù)器C1的Qn腳輸出由0變?yōu)?，觸發(fā)D觸發(fā)器1的輸出為邏輯0。當(dāng)K分頻器輸出fk為1時(shí)，計(jì)數(shù)C2器清零，U2觸發(fā)器的輸出置1，當(dāng)fk為0時(shí)，計(jì)數(shù)器C2在M分頻器的輸出fc的作用下增量計(jì)數(shù)。當(dāng)計(jì)數(shù)器C2輸出由N-1變?yōu)镹時(shí)，其計(jì)數(shù)器C2的Q腳輸出由0變?yōu)?，觸發(fā)D觸發(fā)器U2的輸出為邏輯0。兩組計(jì)數(shù)一觸發(fā)電路邏輯相反，經(jīng)過邏輯組合輸出得到脈寬與頻率fk成正比的輸出波形fPWM。頻率脈寬變換時(shí)序圖如圖3所示。

設(shè)被變換頻率信號fs的周期為T，則K分頻信號fk的周期為KT，脈寬調(diào)制信號的寬度為τ，設(shè)計(jì)數(shù)器對fc的計(jì)數(shù)為N，則τ=MN／f0，脈寬調(diào)制信號fPWM的占空比DPWM與fs成正比。