如何處理高di/dt負(fù)載瞬態(tài)（下）

關(guān)鍵詞：電源、雙極、驅(qū)動(dòng)器、電源設(shè)計(jì)小貼士、電源管理、模擬、半導(dǎo)體、電源設(shè)計(jì)小貼士、Robert Kollman、德州儀器、TI

在《如何處理高di/dt負(fù)載瞬態(tài)（上）》中，我們討論了電流快速變化時(shí)一些負(fù)載的電容旁路要求。我們發(fā)現(xiàn)必須讓低等效串聯(lián)電感（ESL）電容器靠近負(fù)載，因?yàn)椴坏?.5 nH便可產(chǎn)生不可接受的電壓劇增。實(shí)際上，要達(dá)到這種低電感，要求在處理器封裝中放置多個(gè)旁路電容器和多個(gè)互連針腳。本文中，我們將討論達(dá)到電源輸出實(shí)際di/dt要求所需的旁路電容大小。

為了討論方便，圖1顯示了電源系統(tǒng)的P-SPICE模型。本圖由補(bǔ)償電路電源、調(diào)制器（G1）和輸出電容器組成。內(nèi)部還包括互連電感、旁路電容負(fù)載模型、DC負(fù)載和步進(jìn)負(fù)載。

圖1 簡易P-SPICE模型輔助系統(tǒng)設(shè)計(jì)

首先，你需要決定是將電源和負(fù)載看作一個(gè)個(gè)單獨(dú)的“黑匣子”，還是把問題當(dāng)作一個(gè)完整的電源系統(tǒng)設(shè)計(jì)來處理。如果使用系統(tǒng)級方法，你可以利用負(fù)載旁路電容來降低電源輸出電容，從而節(jié)約系統(tǒng)成本。如果使用“黑匣子”方法，你要單獨(dú)測試電源和負(fù)載。不管使用哪種方法，你都要知道負(fù)載需要多大的旁路電容。

首先，估計(jì)電源和負(fù)載之間的互連電感和電阻的大小。這種互連阻抗(LINTERCONNECT) 形成一個(gè)旁路電容器 (CBYPASS) 低通濾波器。我們假設(shè)電源輸出阻抗較低。利用該低通濾波器的特性阻抗 (ZO)、負(fù)載步進(jìn)值 (ISTEP) 和允許電壓波動(dòng)（dV），建立旁路濾波器要求（方程式1-2）：

求解方程式2得到Z0，然后代入方程式1，得到方程式3：

方程式 3

有趣的是，所需電容大小與負(fù)載電流的平方除以允許擾動(dòng)的平方有關(guān)，因此要仔細(xì)計(jì)算這兩個(gè)值。

互連電感的范圍從并列電源的幾十nH，到遠(yuǎn)距放置電源的數(shù)百nHs。一條較為有效的經(jīng)驗(yàn)法則是，每英寸增加15 nH左右的互連電感。負(fù)載步進(jìn)為10安培且允許擾動(dòng)為30mV時(shí)，旁路要求范圍為5 nH的500 uF到500 nH的50 mF。