電源完整性設(shè)計(jì)2

電源完整性設(shè)計(jì)（8）從電源系統(tǒng)的角度

從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)

先插一句題外話，很多人在看資料時(shí)會(huì)有這樣的困惑，有的資料上說要對(duì)每個(gè)電源引腳加去耦電容，而另一些資料并不是按照每個(gè)電源引腳都加去偶電容來設(shè)計(jì)的，只是說在芯片周圍放置多少電容，然后怎么放置，怎么打孔等等。那么到底哪種說法及做法正確呢？我在剛接觸電路設(shè)計(jì)的時(shí)候也有這樣的困惑。其實(shí)，兩種方法都是正確的，只不過處理問題的角度不同?？催^本文后，你就徹底明白了。

上一節(jié)講了對(duì)引腳去耦的方法，這一節(jié)就來講講另一種方法，從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)。該方法本著這樣一個(gè)原則：在感興趣的頻率范圍內(nèi)，使整個(gè)電源分配系統(tǒng)阻抗最低。其方法仍然是使用去耦電容。

電源去耦涉及到很多問題：總的電容量多大才能滿足要求？如何確定這個(gè)值？選擇那些電容值？放多少個(gè)電容？選什么材質(zhì)的電容？電容如何安裝到電路板上？電容放置距離有什么要求？下面分別介紹。

電源完整性設(shè)計(jì)（9）著名的Target Impedance

著名的Target Impedance（目標(biāo)阻抗）

目標(biāo)阻抗（Target Impedance）定義為：

（公式4）

其中： 為要進(jìn)行去耦的電源電壓等級(jí)，常見的有5V、3.3V、1.8V、1.26V、1.2V等。 為允許的電壓波動(dòng)，在電源噪聲余量一節(jié)中我們已經(jīng)闡述過了，典型值為2.5%。 為負(fù)載芯片的最大瞬態(tài)電流變化量。

該定義可解釋為：能滿足負(fù)載最大瞬態(tài)電流供應(yīng)，且電壓變化不超過最大容許波動(dòng)范圍的情況下，電源系統(tǒng)自身阻抗的最大值。超過這一阻抗值，電源波動(dòng)將超過容許范圍。如果你對(duì)阻抗和電壓波動(dòng)的關(guān)系不清楚的話，請(qǐng)回顧“電容退耦的兩種解釋”一節(jié)。

對(duì)目標(biāo)阻抗有兩點(diǎn)需要說明：

1 目標(biāo)阻抗是電源系統(tǒng)的瞬態(tài)阻抗，是對(duì)快速變化的電流表現(xiàn)出來的一種阻抗特性。

2 目標(biāo)阻抗和一定寬度的頻段有關(guān)。在感興趣的整個(gè)頻率范圍內(nèi)，電源阻抗都不能超過這個(gè)值。阻抗是電阻、電感和電容共同作用的結(jié)果，因此必然與頻率有關(guān)。感興趣的整個(gè)頻率范圍有多大？這和負(fù)載對(duì)瞬態(tài)電流的要求有關(guān)。顧名思義，瞬態(tài)電流是指在極短時(shí)間內(nèi)電源必須提供的電流。如果把這個(gè)電流看做信號(hào)的話，相當(dāng)于一個(gè)階躍信號(hào)，具有很寬的頻譜，這一頻譜范圍就是我們感興趣的頻率范圍。

如果暫時(shí)不理解上述兩點(diǎn)，沒關(guān)系，繼續(xù)看完本文后面的部分，你就明白了。

電源完整性設(shè)計(jì)（10）需要多大的電容量