電源完整性設(shè)計(jì)2

頻率f越高，阻抗越大，但阻抗不能超過(guò)目標(biāo)阻抗。假設(shè)ESL為5nH，則最高有效頻率為：。這樣一個(gè)大的電容能夠讓我們把電源阻抗在100kHz到1.6MHz之間控制在目標(biāo)阻抗之下。當(dāng)頻率高于1.6MHz時(shí)，還需要額外的電容來(lái)控制電源系統(tǒng)阻抗。

第五步：計(jì)算頻率高于1.6MHz時(shí)所需電容

如果希望電源系統(tǒng)在500MHz以下時(shí)都能滿足電壓波動(dòng)要求，就必須控制電容的寄生電感量。必須滿足，所以有：

假設(shè)使用AVX公司的0402封裝陶瓷電容，寄生電感約為0.4nH，加上安裝到電路板上后過(guò)孔的寄生電感（本文后面有計(jì)算方法）假設(shè)為0.6nH，則總的寄生電感為1 nH。為了滿足總電感不大于0.16 nH的要求，我們需要并聯(lián)的電容個(gè)數(shù)為：1/0.016=62.5個(gè)，因此需要63個(gè)0402電容。

為了在1.6MHz時(shí)阻抗小于目標(biāo)阻抗，需要電容量為：

因此每個(gè)電容的電容量為1.9894/63=0.0316 uF。

綜上所述，對(duì)于這個(gè)系統(tǒng)，我們選擇1個(gè)31.831 uF的大電容和63個(gè)0.0316 uF的小電容即可滿足要求。

注意：以上基于目標(biāo)阻抗（Target Impedance）的計(jì)算，只是為了說(shuō)明這種方法的基本原理，實(shí)際中不能這樣簡(jiǎn)單的計(jì)算就了事，因?yàn)檫€有很多問(wèn)題需要考慮。學(xué)習(xí)的重點(diǎn)是這種方法的核心思想。

電源完整性設(shè)計(jì)（11）相同容值電容的并聯(lián)

使用很多電容并聯(lián)能有效地減小阻抗。63個(gè)0.0316 uF的小電容（每個(gè)電容ESL為1 nH）并聯(lián)的效果相當(dāng)于一個(gè)具有0.159 nH ESL的1.9908 uF電容。

圖10 多個(gè)等值電容并聯(lián)

單個(gè)電容及并聯(lián)電容的阻抗特性如圖10所示。并聯(lián)后仍有相同的諧振頻率，但是并聯(lián)電容在每一個(gè)頻率點(diǎn)上的阻抗都小于單個(gè)電容。但是，從圖中我們看到，阻抗曲線呈V字型，隨著頻率偏離諧振點(diǎn)，其阻抗仍然上升的很快。要在很寬的頻率范圍內(nèi)滿足目標(biāo)阻抗要求，需要并聯(lián)大量的同值電容。這不是一種好的方法，造成極大地浪費(fèi)。有些人喜歡在電路板上放置很多0.1uF電容，如果你設(shè)計(jì)的電路工作頻率很高，信號(hào)變化很快，那就不要這樣做，最好使用不同容值的組合來(lái)構(gòu)成相對(duì)平坦的阻抗曲線。

電源完整性設(shè)計(jì)（12）不同容值電容的并聯(lián)

不同容值電容的并聯(lián)與反諧振（Anti-Resonance）

容值不同的電容具有不同的諧振點(diǎn)。圖11畫(huà)出了兩個(gè)電容阻抗隨頻率變化的曲線。