最大消耗380nA電流的電壓基準源設計

1 引 言

　　隨著各種便攜式移動通信和計算產品的普及，對電池的需求大大加強，但是電池技術發(fā)展相對落后，降低電路的功耗成為IC設計關注的一個焦點;電路的功耗會全部轉換成熱能，過多的熱量會產生焦耳熱效應，加劇硅失效，導致可靠性下降，而快速散熱的要求又會導致封裝和制冷成本提高;同時功耗大將導致溫度高，載流子速度飽和，IC速度無法再提升;并且功耗降低，散熱減少，也能減少對環(huán)境的影響。因此，功耗已成為超大規(guī)模集成電路設計中除速度，面積之外需要考慮的第三維度。

　　傳統(tǒng)的帶隙電壓基準源面積大、功耗大、不適應低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)晶體管的特點，對傳統(tǒng)的帶隙電壓基準源做出改進，設計了一款最大消耗380 nA電流的電壓基準源，大大減小了面積，且與CMOS工藝兼容，同時提出一種新的不耗電的啟動電路。本文先介紹傳統(tǒng)典型帶隙基準電路的原理與功耗組成，提出改進電路結構，并進行分析，最后給出基于0.5μm CMOS工藝模型的仿真結果和測試結果。

　　2 傳統(tǒng)帶隙電壓基準源

　　傳統(tǒng)帶隙基準源如圖1所示。

　　由PTAT產生電路，負PTAT產生電路，放大器，加法器組成。原理是由Q1，Q2兩個PNP三極管和電阻R3產生PTAT電流，流過電阻R2產生PTAT電壓，再疊加上Q2的負PTAT電壓Vbe，通過合理調整電阻R2和R3的比例產生與溫度無關的電壓基準。運算放大器A是為了保證B，C兩點電壓相等。

　　這種結構需要三極管、運算放大器以及若干電阻，面積比較大。其工作時電流由3部分組成：Q1支路的集電極電流;Q2支路的集電極電路，運算放大器A的工作電流。其中Q1，Q2支路的電流為VTln N/R3，其中VT=kT/q;q是電荷常量;k是波爾滋曼常數(shù);T是絕對溫度;N是三極管Q2與Q1的比值，通常為8，同時要達到好的性能運算放大器的電流不能太小以使晶體管工作于飽和區(qū)。通常傳統(tǒng)帶隙電壓基準源消耗電流不小于10μA。

　　3 弱反型區(qū)晶體管模型

　　本文利用了工作在弱反型區(qū)晶體管的特點，對傳統(tǒng)帶隙電壓基準電路進行了改進。工作在弱反型區(qū)的晶體管特性模型假設：

　　(1)晶體管溝道長度足夠長，溝道長度近似成立，并且溝道長度調制效應可以忽略;

　　(2)空間電荷區(qū)的產生電流可以忽略;

　　(3)表面態(tài)密度和表面勢的波動可以忽略。

　　在這些假設之下，工作在弱反型區(qū)的晶體管的I-V特性可以表示為：

　　ID0是特征電流;S是晶體管的寬長比;n是斜率因子;VG，VS，VD分別為晶體管柵、源、漏端與襯底的電壓差。當晶體管由相同的VS電壓偏置時，斜率因子n是常數(shù)，ID0也可以認為是常數(shù)。由式(1)可以看出，當VD-VS》0時，弱反型工作的MOS晶體管與三極管的直流傳輸特性一致。

　　4 電路實現(xiàn)

　　圖2為本文改進的電壓基準源的原理示意圖。電壓基準電路由3部分組成：啟動電路、PTAT產生電路和輸出電路。輸出電路包括電流放大和電壓疊加。