升壓型DC-DC變換器電流環(huán)路補(bǔ)償設(shè)計(jì)

4 仿真結(jié)果
采用0．6μm BCD工藝時(shí)，可對(duì)設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證。仿真條件為供電電壓VIN=5 V，輸出電壓VOUT=13 V，負(fù)載電流為500 mA。由仿真條件可知，占空比D>50％，但必須引入斜坡補(bǔ)償以保證電流環(huán)路的穩(wěn)定。
圖5所示是整體電路在典型情況下(D>50％)，加入斜坡補(bǔ)償的仿真波形。其中，圖5(a)是電感實(shí)際的電流波形。其電感電流峰值為Iinductor_PEAK=1．796 A；圖5(b)是采樣得到的電感電流波形，其采樣電感電流峰值為Isensc_PEAK=10．505μA。

由于設(shè)計(jì)中的典型值R2=R3=10 kΩ，RDS(MM)=150 mΩ，RDS(MS)=15 Ω，n=100，故其電流采樣系數(shù)α為：7．5x10-6，采樣精度為77．9％。
圖5(c)是斜坡補(bǔ)償電路產(chǎn)生的斜坡電流波形，實(shí)測(cè)的補(bǔ)償斜坡的斜率為5．487 A／s，時(shí)鐘CLK為1．2 MHz，占空比為85．7％，T1=685．563 ns。由于本設(shè)計(jì)中的典型值為：V1=0．4 V，V2=1 V，R=65 kΩ。
故可得其補(bǔ)償斜坡的斜率為：m=6．732 A／s。
因此可知，本設(shè)計(jì)的補(bǔ)償斜坡已經(jīng)達(dá)到較高精度(81．5％)，可以滿足設(shè)計(jì)要求；
圖5(d)是電感電流采樣值與補(bǔ)償斜坡的合成波形?？梢钥闯觯湫逼卵a(bǔ)償?shù)募尤胗行У囊种屏藖喼C波振蕩。

5 結(jié)束語
本文針對(duì)峰值電流模式DC-DC轉(zhuǎn)換器固有的不穩(wěn)定性，設(shè)計(jì)了斜坡補(bǔ)償電路。采用固定斜率補(bǔ)償技術(shù)，雖然在小占空比條件下會(huì)減弱電流模式PWM控制的優(yōu)點(diǎn)，但其電路結(jié)構(gòu)簡(jiǎn)單，容易調(diào)節(jié)，可降低設(shè)計(jì)難度，同時(shí)針對(duì)一般的便攜式設(shè)備，完全可以滿足應(yīng)用要求；而電流采樣電路使用SENSE FET，同時(shí)結(jié)合緩沖級(jí)和V／I轉(zhuǎn)換電路，可在采樣精度得到提高的同時(shí)減小損耗。因此，本設(shè)計(jì)中的兩個(gè)V／I轉(zhuǎn)換電路可以較好地移植到其它DC-DC變換器電路中。
目前，本電路已經(jīng)應(yīng)用在一款升壓型DC-DC芯片中，并且已經(jīng)完成了前期仿真。仿真結(jié)果達(dá)到了預(yù)期要求，證明了該電路的可行性。