用電容實(shí)現(xiàn)LVDS連接交流耦合的設(shè)計(jì)分析

圖2：ECL－LVDS電平轉(zhuǎn)換配置。

圖3：LVDS輸入偏置電路。

圖4：LVDS端接電路。

電容選擇

有以下幾個(gè)因素影響到電容的選擇。

1．參數(shù)值

LVDS鏈路交流耦合電容的選擇與一系列的參數(shù)相關(guān)，包括：輸出驅(qū)動(dòng)電平、輸入門限電平、負(fù)載阻抗、電纜長度、最長的脈沖周期。

標(biāo)準(zhǔn)的LVDS輸出驅(qū)動(dòng)電平通常定義為最小250mV，且輸入電平門限定義為最大100mV。因此，確保有效電平值的最大的衰減量為：

換句話說，由直流電阻產(chǎn)生的衰減、交流衰減以及電容耦合衰減的總合必須小于8dB。兩端差分負(fù)載阻抗通常為100Ω，分析電纜長度時(shí)需要同時(shí)考慮電纜的交流和直流衰減以及連接器阻抗導(dǎo)致的衰減。最后，還必須考慮數(shù)據(jù)本身，LVDS連接可以傳輸?shù)淖畲竺}沖寬度取決于工作頻率和數(shù)據(jù)傳輸協(xié)議對(duì)連續(xù)1(或 0)的數(shù)量限制。

對(duì)于具體應(yīng)用，精確的計(jì)算可能過于棘手，也可以簡單選用0.1uF電容，能夠滿足大多數(shù)應(yīng)用的要求。當(dāng)數(shù)據(jù)速率降到10MHz以下或采用更長的電纜時(shí)(例如>5米)，需要重新核實(shí)電容值，也可以通過計(jì)算、仿真或?qū)嶋H測量獲取電容值。