高速電路設(shè)計(jì)中信號(hào)完整性分析

在高速電路設(shè)計(jì)中，對(duì)信號(hào)布線存在的另一個(gè)共性問(wèn)題。如果沒(méi)有特別的原因，應(yīng)該盡可能消除所有的短接線。在高頻率電路設(shè)計(jì)中，短接線就如同由于信號(hào)線的阻抗匹配而引發(fā)的輻射一樣。

在高速電路設(shè)計(jì)的布線中特別需要注意差分對(duì)的布線。差分對(duì)是通過(guò)兩條完全互補(bǔ)信號(hào)線驅(qū)動(dòng)的。差分對(duì)可以很好的避免噪聲干擾和改進(jìn)S/N率。然而差分對(duì)信號(hào)線對(duì)布線有特別高的要求：

１、兩條線必須盡可能靠近布線；

２、兩條線必須長(zhǎng)度完全一致；

在兩個(gè)沒(méi)排列在一起的器件間布差分對(duì)信號(hào)線如何合理的布線是一個(gè)關(guān)鍵問(wèn)題。

上圖ａ中由于兩條信號(hào)線的長(zhǎng)度不一致，將會(huì)出現(xiàn)一些不確定風(fēng)險(xiǎn)。正確的布線應(yīng)采取上圖ｂ中的方式。在差分對(duì)布線中的通用規(guī)則是：保持兩條信號(hào)線同等間距并相互靠近。

5、串?dāng)_

在PCB設(shè)計(jì)中，串?dāng)_問(wèn)題是另一個(gè)值得關(guān)注的問(wèn)題。下圖中顯示出在一個(gè)PCB中相鄰的三對(duì)并排信號(hào)線間的串?dāng)_區(qū)域及關(guān)聯(lián)的電磁區(qū)。當(dāng)信號(hào)線間的間隔太小時(shí)，信號(hào)線間的電磁區(qū)將相互影響，從而導(dǎo)致信號(hào)的惡化，這就是串?dāng)_。