一種用于13 bit 40 MS/s流水線ADC中的采樣保持電路

3 采樣開關(guān)的設(shè)計(jì)

采樣開關(guān)的性能在采樣保持電路中占有十分重要的地位，對(duì)于一個(gè)簡(jiǎn)單的NMOS開關(guān)，開關(guān)導(dǎo)通時(shí)其導(dǎo)通電阻Ron為：

可見,導(dǎo)通Ron是一個(gè)與輸入信號(hào)Vin相關(guān)的非線性電阻，這將在輸出信號(hào)中引入諧波失真 [5]。本文采用如圖4(a)所示的柵壓自舉開關(guān)，開關(guān)的導(dǎo)通電阻隨輸入信號(hào)幅值變化的曲線圖如圖4(b)所示，曲線的斜率大約為11 Ω/V，其導(dǎo)通電阻隨輸入信號(hào)幅值的變化較小，具有較高的線性度。

4 仿真結(jié)果

采用TSMC的0.18 μm工藝對(duì)電路進(jìn)行了設(shè)計(jì)，電源電壓為3.3 V，采樣時(shí)鐘為40 MHz，采用Spectre對(duì)電路進(jìn)行了仿真。在采樣保持電路的輸入端加一值為1 V的階躍信號(hào)，其瞬態(tài)仿真結(jié)果如圖5所示。從圖中分析得出，在保持相結(jié)束時(shí)刻，采樣保持電路的輸出幅值為1.000 08 V，與理想電壓的誤差為0.08 mV，建立精度達(dá)到了0.008%。圖6所示為信號(hào)的頻譜分析，輸入峰－峰值為2 V，頻率為1.992 187 5 MHz的正弦信號(hào)。對(duì)輸出信號(hào)進(jìn)行4 096點(diǎn)的FFT， 結(jié)果顯示, 其SNDR為84.8 dB，SFDR為92 dB,有效位數(shù)為13.8 bit，能夠勝任13 bit 40 MHz流水線型ADC對(duì)前端采樣保持結(jié)構(gòu)的要求。整個(gè)采樣保持電路消耗的平均電流為8.501 mA。

本文設(shè)計(jì)了一個(gè)高速高精度的采樣保持電路，可作為13 bit 40 MHz流水線型ADC的前端模塊。該采樣保持電路為電容翻轉(zhuǎn)結(jié)構(gòu)，采用柵壓自舉開關(guān)提高了開關(guān)的線性度，其運(yùn)算為增益提高型的折疊式共源共柵結(jié)構(gòu)，達(dá)到了高速高增益的要求。仿真結(jié)果表明，整個(gè)采樣保持電路的精度和速度滿足了設(shè)計(jì)要求。