一種基于數(shù)字預(yù)失真平臺的推進(jìn)算法研究

引言

　　在巨大的市場壓力之下，高功率無線電設(shè)計似乎顯得比以往任何時候都更具成本效益。其中，最重要組成部分便是發(fā)射機效率。簡單看一下功率放大器（PA）的傳遞函數(shù)，就會發(fā)現(xiàn)線性度與電源效率之間存在根本的對立關(guān)系。在飽和狀態(tài)下工作時，PA晶體管的電源效率最高，但線性度不佳。非線性會使頻譜擴展到信號帶寬以外，從而干擾相鄰?fù)ǖ?，降低鄰道泄漏比（ACLR）性能。在信號帶寬內(nèi)，放大器非線性也會導(dǎo)致失真增加，從而降低接收機的誤差矢量幅度（EVM）性能，使誤碼率（BER）增大。

　　為了滿足空中接口的線性度和頻譜要求，降低功率放大器的輸入信號電平，使其在傳遞曲線的線性部分工作，但這會導(dǎo)致電源效率不佳。這種方法雖然簡單，但會增加系統(tǒng)成本；為了實現(xiàn)所需的功率輸出，必須使用更大、更昂貴的PA。在典型的3G移動基站收發(fā)臺（BTS）中，發(fā)射效率低于10%，這意味著90%以上的直流功率轉(zhuǎn)化成了熱量而沒有得到利用。

　　1 數(shù)字預(yù)失真技術(shù)

　　對于這個兩難問題，更具成本效益的解決方案是采用設(shè)計巧妙的DSP。利用數(shù)字預(yù)失真（DPD）這種技術(shù)，可以通過使發(fā)射信號預(yù)失真來滿足頻譜要求，同時讓工作在高效率飽和區(qū)的PA晶體管有效線性化。DPD需要一個觀測接收機，通過其中的高帶寬ADC，對PA輸出的耦合版本進(jìn)行下變頻處理。發(fā)射波形的數(shù)字版本與接收波形相比較，由自適應(yīng)算法計算或更新一系列參數(shù)，以便預(yù)加載下一個發(fā)射波形。當(dāng)自適應(yīng)算法收斂時，即使PA工作在傳遞函數(shù)的高度非線性部分，發(fā)射機輸出也實現(xiàn)了線性化。DPD可將發(fā)射機效率從10%以下提高到35%以上，具體取決于所用的算法和功率放大器拓?fù)浣Y(jié)構(gòu)。

　　包含DPD等復(fù)雜閉環(huán)算法的無線電系統(tǒng)設(shè)計不能孤立地進(jìn)行。針對信號鏈的模擬行為和PA的電氣與熱記憶效應(yīng)進(jìn)行建模也不是一件容易的事。失真機制的數(shù)量會隨著非線性階數(shù)的提高而迅速增加，這意味著PA的輸入驅(qū)動電平可能會顯著改變失真行為。一款完整的閉環(huán)估算平臺對于優(yōu)化給定PA的DPD算法可謂無價之寶。

　　ADI公司已開發(fā)出3G/4G兼容發(fā)射無線電平臺，支持無線基礎(chǔ)設(shè)施設(shè)備的設(shè)計人員利用功率放大器和數(shù)字預(yù)失真技術(shù)估算閉環(huán)性能結(jié)果。這款混合信號數(shù)字預(yù)失真平臺（MSDPD）如圖1所示，它將高性能線性和混合信號器件組合成先進(jìn)的發(fā)射機和DPD觀測接收機。

　　圖1：混合信號數(shù)字預(yù)失真（MSDPD）開發(fā)板

　　2 DPD平臺的FPGA優(yōu)勢

　　當(dāng)今許多DPD用戶使用的解決方案要么基于固定功能ASIC，要么基于FPGA。FPGA具有可編程能力，因此用戶能夠靈活地優(yōu)化解決方案，并能夠適應(yīng)數(shù)據(jù)轉(zhuǎn)換器和功率晶體管技術(shù)的未來發(fā)展。固定功能ASIC則不允許設(shè)計人員輕易改變算法或支持不同版本的標(biāo)準(zhǔn)?？删幊唐骷暮锰幨强梢约铀佼a(chǎn)品上市，靈活且經(jīng)濟有效地適應(yīng)新標(biāo)準(zhǔn)和發(fā)展中的標(biāo)準(zhǔn)，而不必像ASIC那樣需要重新設(shè)計。

　　隨著FPGA技術(shù)的進(jìn)步，現(xiàn)在使用一個FPGA器件就能實現(xiàn)整個無線電調(diào)制解調(diào)器，并支持多種標(biāo)準(zhǔn)和多天線，因此可以省去許多信號處理和連接IC，電路板空間得以縮小，BOM成本得以降低。此外，這種集成度讓業(yè)界離軟件無線電（SDR）又近了一步，有助于設(shè)備制造商快速響應(yīng)網(wǎng)絡(luò)提供商的需求。

　　MSDPD開發(fā)平臺是市場上僅有的一款為無線基礎(chǔ)設(shè)施設(shè)備的設(shè)計人員提供FPGA功能的解決方案。MSDPD板能夠與多種FPGA開發(fā)套件無縫連接：通過HSMC接口使用Altera Stratix IV，以及通過FMC接口使用Xilinx Virtex 6。直接與FPGA接口為設(shè)計人員提供了一個即時便捷框架，可以快速估算第三方DPD算法，或者通過簡單的FPGA重新編程，在一個閉環(huán)環(huán)境中設(shè)計并優(yōu)化自己的算法。