一種基于數(shù)字預失真平臺的推進算法研究

　　3 DPD平臺的架構

　　MSDPD板的發(fā)射鏈和觀測接收路徑均提供同類最佳的性能。無線電采用寬帶設計，可在裝配時進行配置，以支持800MHz至2.7GHz的RF頻段。目前支持125MHz的發(fā)射帶寬。根據所用的DPD方法，校正后的發(fā)射帶寬在20MHz至40MHz之間。

　　MSDPD板的輸入包括FPGA的基帶數(shù)字數(shù)據、參考時鐘、觀測到的RF輸出和功率。其輸出包括所需RF載波中心頻率的RF預放大輸出和發(fā)射機輸出的IF采樣版本。該板設計為可與外部PA和RF耦合網絡一起工作。MSDPD上使用的發(fā)射機和觀測接收機信號鏈如圖2所示

　　圖2：MSDPD發(fā)射與觀測路徑框圖

　　4 ZIF/CIF發(fā)射機

　　MSDPD板利用16位1.2GSPS雙通道DAC對來自數(shù)字處理器的基帶I和Q數(shù)據進行采樣，然后調制到所需的RF輸出頻率并放大，產生最高+19dBm的峰值輸出功率，這樣就能傳送到外部PA進行發(fā)射。MSDPD板支持零中頻（ZIF）和復中頻（CIF）兩種發(fā)射架構。

　　DAC選用1.2GSPS 16位雙通道DAC AD9122，它具有同類最佳的性能，可滿足MC-GSM 1類要求。高輸入LVDS數(shù)據速率支持第一代MSDPD平臺的200MHz輸入帶寬。AD9122的片內32位NCO（數(shù)字控制振蕩器）支持以小于1Hz的步長靈活地產生IF頻率，有助于設計人員滿足信道柵要求。如果沒有NCO，則需要使用RF PLL中的分頻器，這種方法可能會降低雜散性能。片內還集成了數(shù)字增益、相位和失調補償功能，幫助減少LO饋通及模擬正交調制器引入的無用邊帶，從而將RF濾波要求降至最低。

　　雙通道DAC后接一個五階低通濾波器，用以消除無用的DAC鏡像或時鐘相關雜散。濾波器截止頻率按照高要求設計，以便在整個發(fā)射帶寬內保持平坦的頻率響應和低群延遲變化。濾波之后，ADL5375正交調制器將模擬IF上變頻為最終RF，選擇ADL5375的原因是它具有寬頻帶和極低的噪底（-159dBm/Hz）。ADL5375支持禁用功能，在TDD突發(fā)脈沖的Rx部分，可以禁用輸出。

　　發(fā)射路徑的本振（LO）利用ADF4150 PLL和外部VCO在片上產生，以提供出色的相位噪聲性能。復中頻發(fā)射架構還有一個好處，因為觀測接收機采用高中頻采樣架構，所以發(fā)射和觀測接收路徑可以共用LO。

　　正交調制器之后是RF放大鏈。由于PA的增益會隨著頻率和溫度變化而改變，因此需要某種模擬增益控制來均衡發(fā)射機。為使SNR降幅最小并實現(xiàn)最佳OIP3（輸出三階交調點）性能，建議大部增益范圍調整在各放大級之間進行。ADL5541 15dB固定增益模塊后接一個PIN二極管衰減器，用于模擬增益控制。固定增益模塊的線性度和噪聲性能通常優(yōu)于VGA（可變增益放大器）。預驅動器寬帶放大器ADL5320是MSDPD板RF放大鏈的最后一個器件，提供13dB的額外增益和42dBm的OIP3，2.1GHz時的噪聲系數(shù)（NF）為4.5dB。級聯(lián)RF放大鏈提供22dB的增益，最大增益下的OP1dB為24dBm，OIP3為41dBm。

　　整個DPD帶寬內的通帶平坦度和群延遲變化也是發(fā)射機的重要特性參數(shù)。數(shù)字算法會嘗試均衡上變頻器的頻率響應。這將直接影響發(fā)射機的動態(tài)范圍，其降幅為整個通帶內的紋波或衰減量。MSDPD板發(fā)射路徑的濾波器設計經過優(yōu)化，整個帶寬內的通帶平坦度小于1dB，群延遲變化小于0.5ns。

　　5 中頻采樣觀測接收機

　　MSDPD板內置一個完整的實中頻采樣觀測接收機，旨在對PA的耦合輸出進行數(shù)字化處理，并將其提供給DSP元件。此接收機的作用是觀測發(fā)射路徑的特性，因此其線性度和噪聲性能應優(yōu)于受監(jiān)控的對象，這樣才不會影響整體性能。觀測路徑導致的PA耦合輸出失真增加無法與PA失真區(qū)分開來，勢必影響DPD算法的有效性。為了獲得最佳的DPD性能，濾波器在目標頻段內應具有相對平坦的頻率響應和低群延遲變化。