低噪聲放大器的兩種設(shè)計(jì)方法
3 以噪聲系數(shù)為主兼顧增益為設(shè)計(jì)目標(biāo)方案的仿真
3.1 輸入匹配電路設(shè)計(jì)
如果選擇基板材料為環(huán)氧玻璃FR-4基板,介電常數(shù)為4.3,厚度為0.8 mm,則2.1 GHz時(shí)的晶體管輸入阻抗為1 6.827-j16.041。采用上述匹配電路生成方法,輸入匹配電路采用ADS設(shè)計(jì)向?qū)е械膯沃Ч?jié)模塊來設(shè)計(jì)??梢院芸斓玫綀D8中的匹配電路。如圖9所示,圖中m6=50(0.927+j0.001)。與50 Ω的非常接近,所以得出的輸入端匹配情況比較合理。
3.2 輸出匹配電路設(shè)計(jì)
在完成輸入匹配電路設(shè)計(jì)之后,可以對(duì)輸出匹配電路進(jìn)行設(shè)計(jì)。在此充分發(fā)揮CAD軟件的優(yōu)勢(shì),借助優(yōu)化的方法來實(shí)現(xiàn)。基本過程如下:
將輸入匹配電路的結(jié)果添加到圖10中,并在晶體管輸出端添加如圖所示的微帶。調(diào)出優(yōu)化控件,并將優(yōu)化的目標(biāo)設(shè)置為dB(S(11))為-20,dB(S(22))為-15。本文引用地址:http://butianyuan.cn/article/187557.htm
在優(yōu)化開始時(shí),先將TL1,TL2,TL3寬度設(shè)置為61.394 mil,這是為了保障在考慮到板材、板材厚度等因素下微帶線的特性阻抗為50 Ω。預(yù)設(shè)TL1,TL2,TL3的長(zhǎng)度,優(yōu)化一次后,刷新結(jié)果,觀察各種圖表的指標(biāo)是否更好,數(shù)值是否達(dá)到設(shè)置的最大值,如果達(dá)到最大值,再次改變?cè)O(shè)置值重新優(yōu)化。反復(fù)多次后,將會(huì)達(dá)到再次改變這幾個(gè)數(shù)值,若改變后對(duì)于各種指標(biāo)作用不大,可以嘗試改變電阻和輸入匹配的數(shù)值再進(jìn)行優(yōu)化。
通過多次調(diào)試發(fā)現(xiàn),R1設(shè)為15 Ω,以及加上TL7后,增益和噪聲系數(shù)以及輸入輸出駐波比效果更好。仿真電路原理圖及優(yōu)化控件和目標(biāo)控件如圖10所示。
3.3 仿真結(jié)果
觀察最后的仿真結(jié)果可以看到,增益為15.816 dB;噪聲系數(shù)為0.708,該指標(biāo)均比定性分析時(shí)的都要好,其他性能指標(biāo)如圖11所示。
4 結(jié)語
通過對(duì)晶體管進(jìn)行定性分析,可以根據(jù)實(shí)際需要選擇低噪聲前置放大器的設(shè)計(jì)方案,第一種方案的最佳噪聲系數(shù)是以犧牲增益而得到的;第二種方案是以提高噪聲系數(shù)為代價(jià),降低駐波比VSWR的值得到的。2種方法利用計(jì)算機(jī)輔助設(shè)計(jì)工具均可以快速實(shí)現(xiàn),各有各自的存在價(jià)值,這在很多場(chǎng)合都得到了應(yīng)用。
評(píng)論