新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 一種新型高精度CMOS帶隙基準(zhǔn)源的設(shè)計(jì)

一種新型高精度CMOS帶隙基準(zhǔn)源的設(shè)計(jì)

作者: 時(shí)間:2010-09-30 來源:網(wǎng)絡(luò) 收藏

3 仿真結(jié)果與分析
圖3說明了該基準(zhǔn)源對(duì)電壓的抑制效果。根據(jù)仿真數(shù)據(jù),在所取5~10 V的輸出電壓范圍經(jīng)計(jì)算基準(zhǔn)電壓電源抑制比為82 dB。圖4為Cade-nce下的溫度仿真曲線,根據(jù)所要求取的溫度范圍在-25~+120℃,計(jì)算得溫度系數(shù)為:TCF=7.427 ppm/℃。圖5為整體電路的版圖設(shè)計(jì),面積近似為0.022 mm2。

本文引用地址:http://butianyuan.cn/article/187781.htm



4 結(jié)語
本文通過對(duì)傳統(tǒng)的基本原理分析,設(shè)計(jì)的基準(zhǔn)電路工作電壓為5~10 V,通過飽和狀態(tài)MOS等效電阻對(duì)PTAT電流反饋補(bǔ)償,得到了82 dB的電源電壓抑制比和低于7.427 ppm/℃的溫度系數(shù),版圖面積0.022 mm2。該電路產(chǎn)生的基準(zhǔn)源電壓基本滿足普通應(yīng)用要求。


上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉