采用PLL(鎖相環(huán))IC的頻率N(1~10)倍增電路
電路的功能
本文引用地址:http://butianyuan.cn/article/188052.htm很多電路都要求把頻率準確地倍增,使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ,若使用倍增器內(nèi)插10個脈沖,可變成10KHZ的脈沖信號。在VCO中,即使主振頻率發(fā)生變化,也能獲得跟蹤主振蕩頻率的倍增頻率N.F0,這是本電路的一大特點。
電路工作原理
具有PLL主要功能的C-MOSIC4046是一種最高工作頻率為1MHZ的集成電路,將其與可編程除法器連接,便可構(gòu)成把輸入頻率遞增N倍的電路。相位比較器PC2是檢查FIN與N分步器輸出的頻率、相位是否相等的電路,它輸出0~VP-P的信號,經(jīng)環(huán)跑濾波器濾波后對VCO的振蕩頻率進行控制,VCO的可變范圍FMAX~FMJA就是從輸入頻率FIN到N.FIN。考慮到電路的誤差和長期穩(wěn)定性實際上增加了若干安全余量。
在實際應該中不一定局限限于本電路。下面介紹一下設計順序:
如果N=1~10,VCO的振蕩頻率為1KHZ~10KHZ,若C3=0.01UF,則:
按此計算,VCO的控制電壓范圍沒有余量,不能進行正常工作。為此,決定FMIN值的RS應具有20%的安全余量,基計算值為8.8K現(xiàn)取9.1K,因為VCO的控制電壓很小,所以FMTN應有50~100%的安全余量,并把最小控制電壓設計得稍高一點,R4取180~220K,環(huán)路濾波器決定PLL電路的頻響,用由R1和C2確定的時間常數(shù)分段,N=10時。
因為C2為1UF,所以R2=5.8*10的次方/10的次方=5.8K。
PC2的輸入電阻為1M,即使FC=100HZ,輸入電容器C1的容量也可取1600PF以上,這里取0.01UF,上述計算結(jié)果是大概的。
調(diào)整
PLL電路工作正常與否,可采用下述辦法進行檢查:N在1~10范圍內(nèi)改變,如果VCO的控制電壓成階梯狀上升,則表明工作正常,如果工作不正常,可把VCO單獨斷開,從引線9輸入0~5V電壓,檢驗VCO在FMIN以下,F(xiàn)M0X以上的頻率是否發(fā)生振蕩。
應用要點
可編程分頻器的分頻比如取10以上,便可獲得更大的倍增率,但須串聯(lián)2~3個計數(shù)器IC。
pid控制相關文章:pid控制原理
分頻器相關文章:分頻器原理 鎖相環(huán)相關文章:鎖相環(huán)原理
評論