鎖相環(huán) 文章進入鎖相環(huán)技術社區(qū)

燦芯半導體發(fā)布通用高性能小數分頻鎖相環(huán)IP及相關解決方案

一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時鐘（SSC）功能，可以為客戶提供多功能的小數分頻 PLL解決方案。PLL電路一般用于產生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數關系。小數分頻PLL通過頻率乘法比例的小數值，實現更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內調制時鐘信號
關鍵字：燦芯半導體小數分頻鎖相環(huán) IP

鎖相環(huán)技術解析（下）

以下方案ARROW均有代理，被廣泛應用于多載波全球移動通信系統 (MC-GSM)、5G和毫米波無線基礎設施、微波回程連線、測試和測量設備、高速數據轉換器計時、衛(wèi)星通信等領域的頻率合成、時鐘產生和相位管理。同時ARROW可提供配套的底噪聲、高可靠性電源方案, 以及配套的高Q值感阻容器件，主要品牌有TI、ADI、NXP、ON、ST等。電路實解1. 鑒相器鑒相器是鎖相環(huán)路的關鍵部件。在頻率合成器中所采用的鑒相器主要有正弦波相位檢波器與脈沖取樣保持相位比較器兩種。1) 正弦波相位檢波器這種鑒相器實際上是一個
關鍵字：鎖相環(huán)

基于高頻信號注入的永磁同步電機無傳感器控制策略研究*

永磁同步電機無傳感器控制方法由于具有降低成本、減小系統體積和提高可靠性等優(yōu)勢，廣泛應用于軍工和民用等各個領域。本文介紹了用于零和低速下的永磁同步電機無傳感器控制技術。針對傳統的脈振高頻信號注入法轉子初始位置估計不準確的問題，提出一種基于磁極飽和凸機性的方法來正確判斷磁極極性。并通過數學算法將濾波環(huán)節(jié)進行簡化，減少低通濾波器的使用。通過仿真分析，驗證了所設計的脈振高頻電壓注入法在零和低速段的可行性。
關鍵字：永磁同步電機無傳感器控制高頻信號注入法鎖相環(huán) 202109 PMSM

基于tanh函數的永磁同步電機無位置傳感器控制研究

　　鳳志民，杭孟荀（奇瑞新能源汽車股份有限公司，安徽蕪湖 241002）　　摘要：為削弱傳統滑膜觀測器（Sliding Mode Observer, SMO）中由于控制函數的不連續(xù)性而引起的系統抖振，設計一種基于雙曲正切函數tanh的改進型SMO，采用截止頻率可變的策略對轉子位置角進行相位補償并且結合鎖相環(huán)估計轉子位置，在同步旋轉d - p 軸坐標系下建立和分析了改進型SMO，利用MATLAB/Simulink工具搭建改進SMO的仿真模型。仿真實驗結果表明：改進型SMO能有效削弱系統抖振，提高了轉子估
關鍵字： 202007 永磁同步電機滑模觀測器 tanh函數鎖相環(huán) PMSM

借助于網絡搜索的26~41 GHz的鎖相環(huán)設計

本文基于TSMC 65 nm工藝設計出了一個高頻寬帶PLL，其中VCO模塊采用雙VCO架構、鑒頻鑒相模塊采用三態(tài)鑒頻鑒相器與電荷泵架構、環(huán)路濾波器采用二階低通無源濾波器、分頻器模塊采用整數N型架構。整個鎖相環(huán)輸出信號分辨率為100 MHz，工作范圍覆蓋26 GHz -41 GHz，且在28 GHz相位噪聲為 -124.2 dBc/Hz@10 MHz。
關鍵字：鎖相環(huán) 寬帶高頻 201902

鎖相環(huán)中的相位檢測和控制原理分析

　　顧名思義，鎖相環(huán)(PLL)使用鑒相器比較反饋信號與參考信號，將兩個信號的相位鎖定在一起。雖然這種特性有許多用武之地，但是 PLL 如今最常用于頻率合成，通常充當上變頻器/下變頻器中的本振(LO)，或者充當高速 ADC 或 DAC 的時鐘?！　』蛟S，我們很少注意這些電路中的相位行為。但隨著對效率、帶寬和性能的需求日益增長，RF 工程師必須推出新技術來提高頻譜和功率效率。信號相位的重復性、可預測性和可調性在現代通信和儀器儀表應用中均起到日益重要的作用?！　∫磺卸际窍鄬Φ摹　￡P于相位測量，如果不
關鍵字：鎖相環(huán) 相位檢測

一種低成本小型化高性能寬帶本振合成裝置

隨著移動通信的高速發(fā)展，矢量信號發(fā)生器和分析儀的需求越來越大，高性能寬帶本振的高造價成為制約兩種儀器成本的主要因素之一。利用壓控振蕩器(VCO)實現高性能寬帶本振設計，可以在降低模塊尺寸、降低模塊成本的前提下，實現高相噪、小型化的高性能本振。
關鍵字：頻率合成器鎖相環(huán) 寬帶小型化 201807

PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？

PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？-一般在altera公司的產品上出現PLL的多，而xilinux公司的產品則更多的是DLL，開始本人也以為是兩個公司的不同說法而已，后來在論壇上見到有人在問兩者的不同，細看下，原來真是兩個不一樣的家伙。
關鍵字：鎖相環(huán) DLL PLL

PLL鎖相環(huán)的特性、應用與其基本工作過程

PLL鎖相環(huán)的特性、應用與其基本工作過程-PLL（Phase Locked Loop），也稱為鎖相環(huán)路（PLL）或鎖相環(huán)，它能使受控振蕩器的頻率和相位均與輸入參考信號保持同步，稱為相位鎖定，簡稱鎖相。
關鍵字： pll 鎖相環(huán)

PLL鎖相環(huán)的基本結構及工作原理

PLL鎖相環(huán)的基本結構及工作原理-PLL（Phase Locked Loop）：為鎖相回路或鎖相環(huán)，用來統一整合時脈訊號，使高頻器件正常工作，如內存的存取資料等。PLL用于振蕩器中的反饋技術。許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步。
關鍵字： pll 鎖相環(huán)

FPGA系統設計原則和技巧之：FPGA系統設計的3種常用IP模塊

FPGA的開發(fā)工具軟件，如Quartus II、ISE等，一般都會提供一些經過驗證的IP模塊。這些IP模塊是芯片廠家提供的，所以只能用于該廠家的FPGA芯片設計中。這些IP主要包括以下幾類。
關鍵字： FPGA系統設計存儲器 IP模塊鎖相環(huán) 高速串行收發(fā)器

針對FPGA優(yōu)化的高分辨率時間數字轉換陣列電路

介紹一種針對FPGA優(yōu)化的時間數字轉換陣列電路。利用FPGA片上鎖相環(huán)對全局時鐘進行倍頻與移相，通過時鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問題，完成時間數字轉換的功能。
關鍵字：時間數字轉換鎖相環(huán) FPGA

時鐘的抖動測量與分析

時鐘是廣泛用于計算機、通訊、消費電子產品的元器件，包括晶體振蕩器和鎖相環(huán)，主要用于系統收發(fā)數據的同步和鎖存。如果時鐘信號到達接收端時抖動較大，可能出現：并行總線中數據信號的建立和保持時間余量不夠、串行
關鍵字：晶體振蕩器鎖相環(huán) 時鐘

軟件數字收音機系統，包括原理圖、電路圖及源代碼

本作品FPGA和430為核心部件，通過控制本振頻率，從而選定不同的電臺信號，經過混頻產生10.7M頻率信號，再經過FPGA解調，功放放大還原成聲音。在設計中，我們盡量采用低功耗器件，力求硬件電路的經濟性和精簡性，充分發(fā)揮軟件控制靈活方便的特點，來滿足設計要求。
關鍵字： SDR 430單片機 FPGA VCO 鎖相環(huán)

基于DSP的軟件鎖相環(huán)的實現

　　0 引言　　準確獲取電網基波及諧波電壓的相位角，在變頻器、有源濾波器等電力電子裝置中具有重要的意義，通常需要采用鎖相環(huán)得以實現。傳統鎖相環(huán)電路一般由鑒相器、環(huán)路濾波器、壓控振蕩器及分頻器組成，其工作原理是通過鑒相器將電網電壓和控制系統內部同步信號的相位差轉變成電壓信號，經環(huán)路濾波器濾波后控制壓控振蕩器，從而改變系統內部同步信號的頻率和相位，使之與電網電壓一致。傳統鎖相環(huán)存在硬件電路復雜、易受環(huán)境干擾及鎖相精度不高等問題，隨著大規(guī)模集成電路及數字信號處理器的發(fā)展，通過采用高速DSP
關鍵字： DSP 鎖相環(huán)

共107條 1/8 1 2 3 4 5 6 7 8 »

鎖相環(huán)介紹

能使受控振蕩器的頻率和相位均與輸入信號保持確定關系的閉環(huán)電子電路。鎖相環(huán)的基本結構如圖1，其中鑒相器用來鑒別輸入信號ui與輸出信號u0之間的相位差,并輸出誤差電壓ud。ud中的噪聲和干擾成分被低通性質的環(huán)路濾波器濾除，形成壓控振蕩器(VCO)的控制電壓uC。uC作用于壓控振蕩器的結果是把它的輸出振蕩頻率f0拉向環(huán)路輸入信號頻率fi,當二者相等時，環(huán)路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑒相器 [ 查看詳細 ]