鎖相環(huán) 文章進入鎖相環(huán)技術(shù)社區(qū)

基于FPGA的數(shù)字三相鎖相環(huán)優(yōu)化設(shè)計

數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Vetilog HDL硬件描述語言對優(yōu)化前后的算法進行了編碼實現(xiàn)。仿真和實驗結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。
關(guān)鍵字： FPGA 數(shù)字三相鎖相環(huán)

基于鎖相環(huán)的低頻函數(shù)發(fā)生器

摘要：介紹了鎖相環(huán)的原理以及Freescale 公司的鎖相環(huán)頻率合成器件MC145151- 2 的主要特點，給出了MC145151- 2 和ICL8038 低頻鎖相環(huán)函數(shù)發(fā)生器的工作原理、設(shè)計思想、電路結(jié)構(gòu)、模塊設(shè)計方法及其電路原理圖。1 引言
關(guān)鍵字：鎖相環(huán) 低頻函數(shù)發(fā)生器

小數(shù)N分頻鎖相環(huán)應(yīng)用優(yōu)缺點分析

小數(shù)N分頻PLL從上世紀七十年代開始就已投入使用。小數(shù)N分頻使PLL輸出的分辨率可以降至PFD頻率的一小部分(如圖所示)，其中PFD輸入頻率為1 MHz?？梢援a(chǎn)生分辨率為數(shù)百Hz的輸出頻率，同時維持較高的PFD頻率。因此，小數(shù)
關(guān)鍵字：小數(shù)N分頻鎖相環(huán) 分析

鎖相環(huán)的時間調(diào)整分析

圖3.24給出了CADILLAC時鐘相位調(diào)整電路的框圖。對于大規(guī)模生產(chǎn)測試，可能值得構(gòu)造這樣的電路。對于普通的實驗測試，則太麻煩了。電路將總線時鐘進行N分頻，然后通過一個-頻率比較器把它與一個同樣經(jīng)過N分頻的本地振蕩
關(guān)鍵字：鎖相環(huán) 時間調(diào)整分析

基于FPGA的智能全數(shù)字鎖相環(huán)的設(shè)計

1 引言數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整個系統(tǒng)集成到一個芯片上去。在基于FP
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

一種基于鎖相環(huán)的時鐘系統(tǒng)設(shè)計

本文介紹了一種基于CMOS工藝的高性能處理器時鐘系統(tǒng)設(shè)計，設(shè)計頻率為200MHz，VCO的相位噪聲為-110dBC/Hz@100kHz ...
關(guān)鍵字：鎖相環(huán) 時鐘系統(tǒng) 壓控振蕩器

基于ARM-Linux平臺的電子油門控制

關(guān)鍵字：鎖相環(huán) 巡航控制系統(tǒng) ARM-Linux

時鐘抖動對光纖接入數(shù)字中頻系統(tǒng)的影響分析

摘要：本文根據(jù)光纖接入數(shù)字中頻系統(tǒng)的時鐘使用情況，分析了時鐘抖動對ADC和鎖相環(huán)性能影響的原理，講述了鎖相環(huán)的基本原理和相噪優(yōu)化方式，最后給出采用雙環(huán)鎖相環(huán)來完成去抖和時鐘分發(fā)的解決方案。
關(guān)鍵字：時鐘抖動鎖相環(huán) 201204

數(shù)字視頻接口——DVI 1.0

摘要：介紹了新型數(shù)字視頻接口的發(fā)展背景和技術(shù)優(yōu)勢，詳細分析了ＤＶＩ１．０的通信協(xié)議、Ｔ．Ｍ．Ｄ．Ｓ．的鏈路構(gòu)成、信號特性、編碼及解...
關(guān)鍵字：數(shù)字視頻接差分信號信號編碼鎖相環(huán)

鎖相環(huán)在頻率調(diào)制與解調(diào)電路中的應(yīng)用

1引言鎖相環(huán)（PLL）是一種能跟蹤輸入信號相位的閉環(huán)自動控制系統(tǒng)。它在無線電技術(shù)的各個領(lǐng)域都得到了廣泛...
關(guān)鍵字：鎖相環(huán) CD4046芯片頻率調(diào)制解調(diào)

高頻鎖相環(huán)的可測性設(shè)計

高頻鎖相環(huán)的可測性設(shè)計可測性設(shè)計（Design for Test，DFT）最早用于數(shù)字電路設(shè)計。隨著模擬電路的發(fā)展和芯片集 ...
關(guān)鍵字：高頻鎖相環(huán) 可測性

低噪聲小數(shù)N分頻鎖相環(huán)實現(xiàn)方案

電路功能與優(yōu)勢　　該電路是低噪聲微波小數(shù)N分頻PLL的完整實現(xiàn)方案，以 ADF4156 作為核心的小數(shù)N分頻PLL器件 ...
關(guān)鍵字：低噪聲 N分頻鎖相環(huán)

基于ADμC842的多波長計信號采集系統(tǒng)

摘要：介紹一種基于ADμC842單片機的激光波長計信號采集系統(tǒng)，該系統(tǒng)采用ADμC842外部觸發(fā)DMA工作方式，實現(xiàn)對待 ...
關(guān)鍵字：波長計單片機 DMA 鎖相環(huán)

鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動性能的影響

該應(yīng)用筆記討論了鑒頻鑒相器的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動性能的影響。在使用電荷泵環(huán)路濾波的PLL設(shè)計中，通...
關(guān)鍵字：鑒相器鎖相環(huán)

鎖相環(huán)的組成和工作原理

1．鎖相環(huán)的基本組成許多電子設(shè)備要正常工作，通常需要外部的輸入信號與內(nèi)部的振蕩信號同步，利用鎖相環(huán)路就可以實現(xiàn)這個目的。
鎖相環(huán)路是一種反饋控制電路，簡稱鎖相環(huán)（PLL）。鎖相環(huán)的特點是：利用外部輸入的參
關(guān)鍵字：鎖相環(huán) 工作原理

共107條 4/8 |‹ « 1 2 3 4 5 6 7 8 »

鎖相環(huán)介紹

能使受控振蕩器的頻率和相位均與輸入信號保持確定關(guān)系的閉環(huán)電子電路。鎖相環(huán)的基本結(jié)構(gòu)如圖1，其中鑒相器用來鑒別輸入信號ui與輸出信號u0之間的相位差,并輸出誤差電壓ud。ud中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除，形成壓控振蕩器(VCO)的控制電壓uC。uC作用于壓控振蕩器的結(jié)果是把它的輸出振蕩頻率f0拉向環(huán)路輸入信號頻率fi,當(dāng)二者相等時，環(huán)路被鎖定，稱為入鎖。維持鎖定的直流控制電壓由鑒相器 [ 查看詳細 ]