一種減少VDMOS寄生電容的新結(jié)構(gòu)

3 新結(jié)構(gòu)的模擬結(jié)果
圖3給出了新型結(jié)構(gòu)A的寄生電容模擬結(jié)果，從模擬結(jié)果來看，新型結(jié)構(gòu)A增大了柵下耗盡區(qū)寬度，改變了柵下耗盡區(qū)的形狀，減小了柵漏電容Cgd對輸入電容、輸出電容沒有較大影響，在一定程度上減小了反饋電容。
柵電荷是比輸入電容更有用的參數(shù)，從電路設(shè)計的角度，由Qg=Igt可得到使器件在理想開啟時間內(nèi)所需的柵電流值。柵電荷Qg是功率MOSFET兩個最重要的參數(shù)之一(另一參數(shù)為Ron)。使用非零的Vds提供Qg-Vgs曲線已經(jīng)成為一種工業(yè)標(biāo)準(zhǔn)。在曲線里包含五種信息：共源輸入電容Ciss；共源反向傳輸電容Crss；使器件開啟必須加在柵上的電荷量；得到器件理想開關(guān)速度所需的柵電荷；器件在開關(guān)期間所損耗的能量。
電源電路設(shè)計工程師使用這些信息設(shè)計驅(qū)動電路，并估汁器件性能。采用TCAD(ISE)對新型結(jié)構(gòu)A進行了模擬，模擬結(jié)果如圖4所示。

可以明顯看出新型結(jié)構(gòu)A的柵電荷明顯比一般結(jié)構(gòu)的柵電荷小很多，Qg定義為Vgs=12 V時柵上所存貯的電荷，新型結(jié)構(gòu)A和一般VDMOS結(jié)構(gòu)柵電荷分別為20．25 nC和30．57 nC，減小了33．67％。

4 結(jié) 語
本文提出一種減小VDMOS寄生電容，提高其動態(tài)特性的新結(jié)構(gòu)。并用TCAD(ISE)軟件對其模擬。從模擬分析結(jié)果可看出，新型結(jié)構(gòu)A與傳統(tǒng)VDMOS相比，能有效減小反饋電容及柵電荷，提高VDMOS器件的開關(guān)速度，提高器件的動態(tài)性能。