基于DDS技術的雜散分析及抑制方法

3.3.1 PLL+DDS頻率合成原理

將DDS技術和PLL頻率合成技術結合起來，用一個低頻的DDS源激勵一個PLL系統(tǒng)，用PLL環(huán)路將DDS信號倍頻到高頻信號，用濾波器濾除DDS輸出信號雜波干擾，從而使系統(tǒng)同時具有鎖相環(huán)技術和DDS技術的優(yōu)點，使輸出的信號滿足電路的需要。系統(tǒng)組成如圖2所示

圖2

3.3.2 PLL+DDS頻率合成器中的雜散抑制

當DDS源驅動PLL鎖相環(huán)時，因為PLL鎖相環(huán)相當于一個高Q值的跟蹤濾波器，其帶寬一般不大于100KHz，所以DDS中的大部分雜散會被抑制的很好，從而DDS輸出信號中的雜散偏離主譜線距離大于鎖相環(huán)路帶寬的雜散不會惡化。在PLL+DDS系統(tǒng)中，應根據(jù)DDS的原理選擇適當?shù)臅r鐘頻率和輸出信號頻率，使DDS輸出信號與邊端的雜散處于相對理想狀態(tài)，從而提高了系統(tǒng)的頻譜純度。

3.3.3 PLL+DDS頻率合成器的實現(xiàn)

PLL+DDS頻率合成器的組成如圖3所示，下面介紹所選用的主要器件：

1. DDS部分

選用AD公司的AD9852高度集成化芯片,它采用了先進的DDS技術,結合內(nèi)部高速、高性能D/A 轉換器和比較器,形成可編程、可靈活使用的頻率合成功能。當提供給AD9852精確的頻率時鐘源時,AD9852將產(chǎn)生高穩(wěn)定、可編程頻率相幅的正弦波。 AD9852使用先進的CMOS技術,使得提供給這個高性能芯片的工作電壓僅為3.3V。

2. PLL合成器部分

PLL合成器部分采用AD公司的ADF4106，它主要由低噪聲數(shù)字鑒相器、精確電荷泵、可編程分頻器、可編程A、B計數(shù)器及雙模牽制分頻器等部件組成。數(shù)字鑒相器用來對R計數(shù)器和N計數(shù)器的輸出相違進行比較，然后輸出一個與二者相位誤差成比例的誤差電壓。鑒相器內(nèi)部還有一個可編程的延遲單元，用來控制翻轉脈沖寬度，這個脈沖保證鑒相器傳遞函數(shù)沒有死區(qū)，因此降低了相位噪聲和引入的雜散。

圖3

4 結束語

直接數(shù)字頻率合成（DDS）是一種新型的頻率合成技術，它代表了頻率合成技術數(shù)字化發(fā)展的新方向。但是，DDS所固有的雜散和噪聲，并且在頻率升高時雜散和噪聲也隨之增加，使它的應用范圍有一定的限制。所以如何減少DDS輸出中的雜散和噪聲成分是當今DDS研究中的核心問題之一。本文所介紹的抖動注入技、平衡DAC結構以及關于ROM幅度表壓縮的幾種算法，都能有效地減少DDS輸出信號中的雜散。尤其當要求得到既有高的頻率分辨率，又有較快的轉換速度和較低噪聲的高頻甚至微波信號時，DDS+PLL技術就顯現(xiàn)出了較強的優(yōu)越性，經(jīng)過實際的工程應用，達到了令人滿意的效果?？傊?，隨著現(xiàn)代科技的不斷發(fā)展 DDS的性能會不斷地完善，DDS應用領域也會不斷地拓展。