基于FPGA的DDS信號發(fā)生器設(shè)計

1 DDS基本原理
DDS建立在采樣定理基礎(chǔ)上，首先對需要產(chǎn)生的波形進行采樣，將采樣值數(shù)字化后存入存儲器作為查找表，然后通過查表讀取數(shù)據(jù)，再經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)換為模擬量，將保存的波形重新合成出來。DDS基本原理框圖如圖1所示。

除了濾波器(LPF)之外，DDS系統(tǒng)都是通過數(shù)字集成電路實現(xiàn)的，易于集成和小型化。系統(tǒng)的參考時鐘源通常是一個具有高穩(wěn)定性的晶體振蕩器，為各組成部分提供同步時鐘。頻率控制字(FSW)實際上是相位增量值(二進制編碼)作為相位累加器的累加值。相位累加器在每一個參考時鐘脈沖輸入時，累加一次頻率字，其輸出相應(yīng)增加一個步長的相位增量。由于相位累加器的輸出連接在波形存儲器(ROM)的地址線上，因此其輸出的改變就相當于查表。這樣就可以通過查表把存儲在波形存儲器內(nèi)的波形抽樣值(二進制編碼)查找出來。ROM的輸出送到D／A轉(zhuǎn)換器，經(jīng)D／A轉(zhuǎn)換器轉(zhuǎn)換成模擬量輸出。

2 系統(tǒng)總體方案設(shè)計
該設(shè)計以FPGA開發(fā)平臺為核心，將各波形的幅值／相位量化數(shù)據(jù)存儲在ROM內(nèi)，按照設(shè)定頻率，以相應(yīng)頻率控制字k為步進，對相位進行累加，以累加相位值作為地址碼讀取存放在存儲器內(nèi)的波形數(shù)據(jù)，經(jīng)D／A轉(zhuǎn)換和幅度控制、濾波即可得到所需波形。波形發(fā)生器采取全數(shù)字化結(jié)構(gòu)，用硬件描述語言Verilog設(shè)計實現(xiàn)其頻率可調(diào)可顯示。經(jīng)開發(fā)平臺的D／A轉(zhuǎn)化和外加濾波整形處理波形數(shù)據(jù)，理論上能夠?qū)崿F(xiàn)任意頻率的各種波形。系統(tǒng)總體設(shè)計方框圖如圖2所示。

系統(tǒng)按工作原理和控制對象的先后分為三個功能單元：波形數(shù)據(jù)產(chǎn)生單元、D／A轉(zhuǎn)化單元和濾波整形處理單元。波形數(shù)據(jù)產(chǎn)生單元除具有波形數(shù)據(jù)輸出功能外，還有頻率設(shè)置和輸出顯示功能。波形信號頻率可設(shè)置范圍為0～99 999 999 Hz，系統(tǒng)時鐘采用外接晶體振蕩器40 MHz時鐘脈沖，頻率穩(wěn)定度優(yōu)于10-4輸出采用8位LED數(shù)碼循環(huán)動態(tài)顯示。D／A轉(zhuǎn)換單元負責對從ROM表里讀取的波形數(shù)據(jù)進行D／A轉(zhuǎn)換，對D／A轉(zhuǎn)換器件的選用從建立時間、位數(shù)、轉(zhuǎn)化誤差和轉(zhuǎn)換時間等四個方面考慮。濾波整形處理單元完成對D／A轉(zhuǎn)換的模擬波進行平滑，濾除雜波和高頻干擾，補償頻帶損耗和幅度損失，最終輸出低誤差、高質(zhì)量、滿足題設(shè)要求的波形。

3 系統(tǒng)功能單元實現(xiàn)
3．1 波形數(shù)據(jù)產(chǎn)生單元
波形數(shù)據(jù)產(chǎn)生單元是信號發(fā)生器設(shè)計的主體。在此，采用DDS原理設(shè)計的信號發(fā)生器能完成三種波形(正弦、三角和方波)數(shù)據(jù)的產(chǎn)生，而且根據(jù)控制信號還可完成選定波形指定頻率的輸出。波形數(shù)據(jù)產(chǎn)生單元按功能實現(xiàn)上的相互聯(lián)系可劃分為頻率控制字生成模塊、相位累加器模塊和波形數(shù)據(jù)ROM表模塊，如圖3所示。其中，頻率控制字生成模塊可根據(jù)輸入產(chǎn)生指定頻率字，同時顯示輸入頻率數(shù)字。相位累加器模塊負責對所選波形的相位尋址，以頻率控制字作為步長反復(fù)進行累加運算。波形數(shù)據(jù)ROM表模塊存放三種波形的幅值／相位量化值，通過地址選擇相應(yīng)波形的數(shù)據(jù)。

系統(tǒng)輸入控制使用4×4鍵盤．鍵盤主要按鍵功能介紹如下：
“0～9”：數(shù)字鍵，設(shè)定信號頻率；
“確定”：用于對波形信號設(shè)置的確認，波形信號的設(shè)置必須“確定”后才有效；