新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 開(kāi)關(guān)電流電路主要誤差的改善

開(kāi)關(guān)電流電路主要誤差的改善

作者: 時(shí)間:2009-05-07 來(lái)源:網(wǎng)絡(luò) 收藏
技術(shù)是一種新的模擬信號(hào)采樣、保持、處理技術(shù)。它具有電流模的特有優(yōu)點(diǎn),如速度快,適合于低電壓工作等。與傳統(tǒng)的開(kāi)關(guān)電容技術(shù)相比,技術(shù)不需要線性電容和高性能的運(yùn)算放大器,整個(gè)由晶體管組成,因此可與標(biāo)準(zhǔn)的數(shù)字CMOS工藝兼容。針對(duì)中的時(shí)鐘饋通和傳輸進(jìn)行詳細(xì)分析,并提出了解決辦法。

1 時(shí)鐘饋通分析
時(shí)鐘饋通誤差是一個(gè)復(fù)雜的物理現(xiàn)象,在這里以第二代開(kāi)關(guān)電流存儲(chǔ)單元為例進(jìn)行分析。
圖1為存儲(chǔ)單元,圖2為開(kāi)關(guān)斷開(kāi)時(shí)的電荷注入示意圖。

本文引用地址:http://butianyuan.cn/article/188930.htm

對(duì)圖1所示的存儲(chǔ)單元,Ms的溝道電荷可以近似地描述為:

其中:Cax是柵氧化層單位面積電容;wseff和Lseff分別是Ms的有效溝道寬度和長(zhǎng)度;Vgs是Ms的柵一源電壓;VT是Ms的閾值電壓,由式(2)給出:

式中:2 |φF|是強(qiáng)反型層表面勢(shì)壘;r是體閾值參數(shù);VT0是Vgs=0時(shí)的閾值電壓。

一般情況下,1 VVgs3.5 V,因此可以得到以下近似關(guān)系:

將式(3)代入式(1),得到注入存儲(chǔ)電容的溝道電荷為:

其中:aq表示溝道電荷注入存儲(chǔ)電容的分配系數(shù),典型值為:aq=1/2。由柵極擴(kuò)散覆蓋電容Co1,注入存儲(chǔ)電容的電荷為:

根據(jù)式(4)和式(5)司得整個(gè)注入電荷的總量為:

式中:mi=ii/j,稱(chēng)為調(diào)制指數(shù)。將式(9)代入式(8),得:

2 傳輸誤差分析
開(kāi)關(guān)電流電路屬于電流模式電路,其基本結(jié)構(gòu)的等效電路如圖3所示。

DIY機(jī)械鍵盤(pán)相關(guān)社區(qū):機(jī)械鍵盤(pán)DIY



上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉