CMOS集成電路設(shè)計(jì)中電阻設(shè)計(jì)方法的研究

　　在集成電路的設(shè)計(jì)中，電阻器不是主要的器件，卻是必不可少的。如果設(shè)計(jì)不當(dāng)，會(huì)對(duì)整個(gè) 電路有很大的影響，并且會(huì)使芯片的面積很大，從而增加成本。
　　目前，在設(shè)計(jì)中使用的主要有3種電阻器：多晶硅、MOS管以及電容電阻。在設(shè)計(jì)中，要根據(jù)需要靈活運(yùn)用這3種電阻，使芯片的設(shè)計(jì)達(dá)到最優(yōu)。?

1多晶硅電阻
　　集成電路中的單片電阻器距離理想電阻都比較遠(yuǎn)，在標(biāo)準(zhǔn)的MOS工藝中，最理想的無源電阻器是多晶硅條。一個(gè)均勻的平板電阻可以表示為：
　　
式中：ρ為電阻率；t為薄板厚度；R_□=(ρ/t)?為薄層電阻率，單位為Ω/□；L/W為長寬比。由于常用的薄層電阻很小，通常多晶硅最大的電阻率為100 Ω/□，而設(shè)計(jì)規(guī)則又確定了多晶硅條寬度的最小值，因此高值的電阻需要很大的尺寸，由于芯片面積的限制，實(shí)際上是很難實(shí)現(xiàn)的。當(dāng)然也可以用擴(kuò)散條來做薄層電阻，但是由于工藝的不穩(wěn)定性，通常很容易受溫度和電壓的影響，很難精確控制其絕對(duì)數(shù)值。寄生效果也十分明顯。
　　無論多晶硅還是擴(kuò)散層，他們的電阻的變化范圍都很大，與注入材料中的雜質(zhì)濃度有關(guān)。不 容易計(jì)算準(zhǔn)確值。由于上述原因，在集成電路中經(jīng)常使用有源電阻器。

?

2MOS管電阻
　　MOS管為三端器件，適當(dāng)連接這三個(gè)端，MOS管就變成兩端的有源電阻。這種電阻器主要原理 是利用晶體管在一定偏置下的等效電阻?？梢源娑嗑Ч杌驍U(kuò)散電阻，以提供直流電壓降，或在小范圍內(nèi)呈線性的小信號(hào)交流電阻。在大多數(shù)的情況下，獲得小信號(hào)電阻所需要的面積比直線性重要得多。一個(gè)MOS器件就是一個(gè)模擬電阻，與等價(jià)的多晶硅或跨三電阻相比，其尺寸要小得多。
　　簡(jiǎn)單地把n溝道或p溝道增強(qiáng)性MOS管的柵極接到漏極上就得到了類似MOS晶體管的有源電阻。對(duì)于n溝道器件，應(yīng)該盡可能地把源極接到最負(fù)的電源電壓上，這樣可以消除襯底的影響。同樣p溝道器件源極應(yīng)該接到最正的電源電壓上。此時(shí)，V_GS=V_DS，如圖1（a)，(b)所示。
　　圖1（a)的MOS晶體管偏置在線性區(qū)工作，圖2所示為有源電阻跨導(dǎo)曲線I_D-V_{G S}的大信號(hào)特性。這一曲線對(duì)n溝道、p溝道增強(qiáng)型器件都適用。可以看出，電阻為非線性的。但是在實(shí)際中，由于信號(hào)擺動(dòng)的幅度很小，所以實(shí)際上這種電阻可以很好地工作。根據(jù)公式
　　
其中：K′=μ₀C_0X?？梢钥闯?，如果V_DS(V_GS-V_T)，則ID與V_DS之間關(guān)系為直線性（假定V_GS與V_DS無關(guān)，由此產(chǎn)生一個(gè)等效電阻R=KL/W，K=1/［μ₀C_0X（V_GS-V_T）］，μ0為載流子的表面遷移率，C_0X為柵溝電容密度；K值通常在1 000～3 00 0Ω/□。實(shí)驗(yàn)證明，在V_DS0.5（V_GS-V _T）時(shí)，近似情況是十分良好的。
　　圖1（c)，(d)雖然可以改進(jìn)電阻率的線性，但是犧牲了面積增加了復(fù)雜度。

?

　　用有源電阻得到大的直流電壓需要大的電流，或者遠(yuǎn)小于1的W/L比值?？梢圆捎眉?jí)連的方法克服這一問題即將每一級(jí)的G，D與上一級(jí)的S相連。這樣可以使W/L接近于1且使用較小的直流電流。

　　在設(shè)計(jì)中有時(shí)要用到交流電阻，這時(shí)其直流電流應(yīng)為零。圖1所示的有源電阻不能滿足此條 件，因?yàn)檫@時(shí)要求其阻值為無窮大。顯然這是不可能的。這時(shí)可以利用MOS管的開關(guān)特性來實(shí)現(xiàn)，如圖3（a）所示。MOS開關(guān)的特性近似為直線，沒有直流失調(diào)。這時(shí)通過控制柵源之間的電壓值就可以得到ΔV為1 V的線性交流電阻。
　　為了盡可能夸大線性區(qū)并抵消體效應(yīng)，電阻往往以差動(dòng)方式成對(duì)出現(xiàn)，如圖3（b）所示的一 對(duì)差動(dòng)結(jié)構(gòu)的交流電阻。注意，加到電阻器左邊的是差動(dòng)信號(hào)（V1）；右邊則處于相同電位。

3電容電阻
　　交流電阻還可以采用開關(guān)和電容器來實(shí)現(xiàn)。經(jīng)驗(yàn)表明，如果時(shí)鐘頻率足夠高，開關(guān)和電容的組合就可以當(dāng)作電阻來使用。其阻值取決于時(shí)鐘頻率和電容值。

　　圖4是一種電阻模擬方法，稱為“并聯(lián)開關(guān)電容結(jié)構(gòu)”。在特定的條件下，按照采樣系統(tǒng)理論，可以近似為圖4(b)所示的電阻。其中V1和V2為兩個(gè)獨(dú)立的直流電壓源，其按照足夠高的速率采樣，在周期內(nèi)的變化可忽略不計(jì)。通過計(jì)算可得：
　　
其中，f_c=1/T是信號(hào)Φ1和Φ2的頻率。
　　這種方法可以在面積很小的硅片上得到很大的電阻。例如，設(shè)電容器為多晶硅多晶硅型，時(shí)鐘頻率100 kHz，要求實(shí)現(xiàn)1 MΩ的電阻，求其面積。根據(jù)式(3)可知電容為10 pF。假設(shè)單位面積的電容為0.2 pF/mil²,則面積為50 mil²。如果用多晶硅，取最大可能值100 Ω，并取其最小寬度，那么需要900 mil²。當(dāng)然在開關(guān)電容電阻中除了電容面積外還需要兩個(gè)面積極小的MOS管做開關(guān)?？梢钥闯?，電容電阻比多晶硅電阻的面積少了很多。而在集成電路設(shè)計(jì)中這是十分重要的，雖然增加了2個(gè)MOS管，但與所減少的面積相比是可忽略的。實(shí)際上所節(jié)省的面積遠(yuǎn)不止此，因?yàn)槎嗑Ч钘l的電阻率很難達(dá)到100 Ω/□。當(dāng)然，利用電容實(shí)現(xiàn)電阻還有其他的方法，在此不再贅述。

4結(jié)語
　　本文集中討論了怎樣在物理層上實(shí)現(xiàn)電阻。實(shí)際上，MOS工藝在這方面提供了不少方便。這些電阻器可以與其他的元器件一起使用。使用開關(guān)和電容模擬電阻，可以減輕漏極電流受漏―源電壓的影響。對(duì)于電容電阻器，由于其電阻值與電容大小成反比，因此有效的RC時(shí)間常數(shù)就與電容之比成正比，從而可以用電容和開關(guān)電容電阻準(zhǔn)確的實(shí)現(xiàn)電路中要求的時(shí)間常數(shù)；而使用有源器件的電阻，可以使電阻尺寸最小。多晶硅電阻則是最簡(jiǎn)單的。在設(shè)計(jì)中要靈活運(yùn)用這三種不同的方式。

參考文獻(xiàn)

［1］謝嘉奎，宣月清，馮軍.電子線路［M］.北京：高等教育出版社,2 000
［2］汪慶寶，宿昌厚.超大規(guī)模集成電路設(shè)計(jì)技術(shù)［M］.北京：電子工業(yè)出版社,1996
［3］劉昌孝.專用集成電路設(shè)計(jì)［M］.北京：國防工業(yè)出版社,1995