避免ISM-RF產(chǎn)品中的PCB布局“缺陷”

綜上所述，布板須遵循以下原則：

保持引線(xiàn)長(zhǎng)度盡可能短。

關(guān)鍵電路盡量靠近器件放置。

根據(jù)實(shí)際布局寄生效應(yīng)對(duì)關(guān)鍵元件進(jìn)行補(bǔ)償。

接地與填充處理

接地或電源層定義了一個(gè)公共參考電壓，通過(guò)低阻通路為系統(tǒng)的所有部件供電。按照這種方式均衡所有電場(chǎng)，產(chǎn)生良好的屏蔽機(jī)制。

直流電流總是傾向于沿著低阻通路流通。同理，高頻電流也是優(yōu)先流過(guò)最低電阻的通路。所以，對(duì)于地層上方的標(biāo)準(zhǔn)PCB微帶線(xiàn)，返回電流試圖流入引線(xiàn)正下方的接地區(qū)域。按照上述引線(xiàn)耦合部分所述，割斷的接地區(qū)域會(huì)引入各種噪聲，進(jìn)而通過(guò)磁場(chǎng)耦合或匯聚電流而增大串?dāng)_(圖9)。

圖9. 盡可能保持地層完整，否則返回電流會(huì)引起串?dāng)_。

填充地也稱(chēng)為保護(hù)線(xiàn)，通常將其用于電路中很難鋪設(shè)連續(xù)接地區(qū)域或需要屏蔽敏感電路的設(shè)計(jì)(圖10)。通過(guò)在引線(xiàn)兩端，或者是沿線(xiàn)放置接地過(guò)孔(即過(guò)孔陣列)，增大屏蔽效應(yīng)8。請(qǐng)不要將保護(hù)線(xiàn)與設(shè)計(jì)用來(lái)提供返回電流通路的引線(xiàn)相混合，這樣的布局會(huì)引入串?dāng)_。

圖10. RF系統(tǒng)設(shè)計(jì)中須避免覆銅線(xiàn)浮空，特別是需要鋪設(shè)銅皮的情況下。

覆銅區(qū)域不接地(浮空)或僅在一端接地時(shí)，會(huì)制約其有效性。有些情況下，它會(huì)形成寄生電容，改變周?chē)季€(xiàn)的阻抗或在電路之間產(chǎn)生“潛在”通路，從而造成不 利影響。簡(jiǎn)而言之，如果在電路板上鋪設(shè)了一塊覆銅(非電路信號(hào)走線(xiàn)),來(lái)確保一致的電鍍厚度。覆銅區(qū)域應(yīng)避免浮空，因?yàn)樗鼈儠?huì)影響電路設(shè)計(jì)。

最后，確?？紤]天線(xiàn)附近任何接地區(qū)域的影響。任何單極天線(xiàn)都將接地區(qū)域、走線(xiàn)和過(guò)孔作為系統(tǒng)均衡的一部分，非理想均衡布線(xiàn)會(huì)影響天線(xiàn)的輻射效率和方向(輻射模板)。因此，不應(yīng)將接地區(qū)域直接放置在單極PCB引線(xiàn)天線(xiàn)的下方。

綜上所述，應(yīng)該遵循以下原則：

盡量提供連續(xù)、低阻的接地區(qū)域。

填充線(xiàn)的兩端接地，并盡量采用過(guò)孔陣列。

RF電路附近不要將覆銅線(xiàn)浮空，RF電路周?chē)灰佋O(shè)銅皮。

如果電路板包括多個(gè)地層，信號(hào)線(xiàn)從一側(cè)過(guò)度另一側(cè)時(shí)，最好鋪設(shè)一個(gè)接地過(guò)孔。

晶體電容過(guò)大

寄生電容會(huì)使晶振的工作頻率偏離目標(biāo)值9。因此，須遵循一些常規(guī)準(zhǔn)則，降低晶體引腳、焊盤(pán)、走線(xiàn)或與RF器件連接的雜散電容。

應(yīng)遵循以下原則：

晶體與RF器件之間的連線(xiàn)盡可能短。

相互之間的走線(xiàn)盡可能保持隔離。

如果并聯(lián)寄生電容太大，則去除晶體下方的接地區(qū)域。

平面走線(xiàn)電感

不建議使用平面走線(xiàn)或PCB螺旋電感，典型PCB制造工藝具有一定的不精確性，例如寬度、空間容差，從而對(duì)元件值精度影響非常大。因此，大多數(shù)受控和高Q值電感均為繞線(xiàn)式。其次，可以選擇多層陶瓷電感，多層片式電容廠(chǎng)商也提供這種產(chǎn)品。盡管如此，有些設(shè)計(jì)者還是在不得已的情況下選擇了螺線(xiàn)電感。計(jì)算平面螺旋電感的標(biāo)準(zhǔn)公式通常采用惠勒公式10：

式中，a為線(xiàn)圈的平均半徑，單位為英寸;n為匝數(shù);c為線(xiàn)圈磁芯的寬度(rOUTER - rINNER)，單位為英寸。當(dāng)線(xiàn)圈的c > 0.2a時(shí)11，該計(jì)算方法的精度在5%之內(nèi)。

可以使用方形、六角形或其它形狀的單層螺旋電感?？梢哉业椒浅：玫慕品椒?，對(duì)集成電路晶圓上的平面電感進(jìn)行建模。為了達(dá)到這一目的，對(duì)標(biāo)準(zhǔn)惠勒公式進(jìn)行修改，得到非常適合小尺寸及方形規(guī)格的平面電感估算方法12。

式中，ρ為充填比： ;n為匝數(shù)，dAVG為平均直徑： 。對(duì)于方形螺旋，K1 = 2.36，K2 = 2.75。

避免使用這種電感的原因有很多，它們通常受空間限制而導(dǎo)致電感值減小。避免使用平面電感的主要原因是受限制的幾何尺寸，以及對(duì)臨界尺寸的控制較差，從而無(wú)法預(yù)測(cè)電感值。此外，PCB生產(chǎn)過(guò)程中很難控制實(shí)際電感值，電感還會(huì)將噪聲耦合到電路的其它部分的趨向