基于FPGA的鋼絲繩漏磁無(wú)損檢測(cè)系統(tǒng)設(shè)計(jì)
1.4 嵌入式軟核的配置
利用FPGA強(qiáng)大的運(yùn)算能力,設(shè)計(jì)中采用基于嵌入IP軟核的SOPC系統(tǒng),只需在SOPC Builder開(kāi)發(fā)工具中分別配置SRAM、SDRAM、FLASH、串行通信接口、USB接口等器件,即可實(shí)現(xiàn)相應(yīng)功能。
通過(guò)對(duì)各部分軟核配置,搭建系統(tǒng)電路如圖7所示。本文引用地址:http://butianyuan.cn/article/189603.htm
經(jīng)編譯無(wú)誤后,用QuartusⅡ軟件將系統(tǒng)IP核燒寫(xiě)入芯片中,完成系統(tǒng)硬件設(shè)計(jì)。
2 系統(tǒng)軟件設(shè)計(jì)
系統(tǒng)軟件分為時(shí)間調(diào)度、應(yīng)用層數(shù)據(jù)、界面管理程序、采集調(diào)度程序4部分。時(shí)間調(diào)度在設(shè)置軟核建立簡(jiǎn)單的中斷方式,時(shí)間為50 ms,為系統(tǒng)提供時(shí)間調(diào)度資源;應(yīng)用層數(shù)據(jù)是原始數(shù)據(jù)的采集;界面管理程序包括顯示程序,鍵盤(pán)處理程序,基本繪圖等程序;采集調(diào)度程序主要實(shí)現(xiàn)采集信號(hào)的數(shù)據(jù)調(diào)度以及異常情況的報(bào)警。系統(tǒng)軟件結(jié)構(gòu)如圖8所示。
在QuartusII軟件開(kāi)發(fā)平臺(tái)上采用混合編輯的方法完成VHDL硬件語(yǔ)言程序設(shè)計(jì)。包括編碼器初始化、A/D采集轉(zhuǎn)換電路軟件設(shè)計(jì)、雙口RAM軟件編程、串行存儲(chǔ)器軟件設(shè)計(jì)、信息調(diào)度模塊的軟件設(shè)計(jì)。使用C語(yǔ)言完成初始化主模塊init_app和菜單主模塊lcd_main的編寫(xiě)。其中菜單主模塊包含了管理主模塊和更新維護(hù)主模塊。管理主模塊由曲線及瞬時(shí)值顯示功能模塊、報(bào)警功能模塊、信息調(diào)度功能模塊和SD卡存儲(chǔ)功能模塊構(gòu)成。更新維護(hù)主模塊包含更新維護(hù)程序,并完成參數(shù)配置功能。
3 實(shí)驗(yàn)結(jié)果及分析
對(duì)該系統(tǒng)性能進(jìn)行實(shí)驗(yàn),通過(guò)系統(tǒng)調(diào)校,設(shè)置檢測(cè)閾值,超出閾值的信號(hào)峰值即可認(rèn)定鋼絲繩有破損。實(shí)驗(yàn)結(jié)果如圖9所示。
4 結(jié)束語(yǔ)
通過(guò)實(shí)驗(yàn)室和現(xiàn)場(chǎng)測(cè)試,該系統(tǒng)均能滿足使用要求。在檢測(cè)精度及檢測(cè)速度方面均有較大提高,這得益于FPGA系統(tǒng)強(qiáng)大的運(yùn)算能力。通過(guò)對(duì)相關(guān)檢測(cè)參數(shù)的現(xiàn)場(chǎng)修改,可滿足多種不同規(guī)格鋼絲繩的在線無(wú)損檢測(cè),極大提高了工作現(xiàn)場(chǎng)的安全指標(biāo)。
c語(yǔ)言相關(guān)文章:c語(yǔ)言教程
紅外熱像儀相關(guān)文章:紅外熱像儀原理
評(píng)論