基于Nios II的步進(jìn)電機(jī)接口設(shè)計(jì)

2)脈沖發(fā)生器

脈沖發(fā)生器的功能是產(chǎn)生需要的脈沖序列，經(jīng)過(guò)分析后知道，此部分主要由以下幾個(gè)模塊構(gòu)成：

①16 bit計(jì)數(shù)器，脈沖發(fā)生器最終輸出的脈沖其實(shí)是由1/2CLK、1/4CLK、1/8CLK…1/32 768CLK這16種脈沖組合實(shí)現(xiàn)，CLK是由step _control分頻得到基準(zhǔn)時(shí)鐘。為了實(shí)現(xiàn)這16種頻率的脈沖，需要16bit的計(jì)數(shù)器。16bit計(jì)數(shù)器的產(chǎn)生16種狀態(tài)，保持16種基頻的狀態(tài)唯一。

②基頻產(chǎn)生模塊，由公式(3)、(4)可知，這16種脈沖其實(shí)是以16bit計(jì)數(shù)器的16種不會(huì)重疊的狀態(tài)為條件而產(chǎn)生的。

③脈沖疊加，脈沖疊加模塊，用來(lái)把這16種脈沖疊加起來(lái)，得到需要合成的輸出。最終合成的輸出控制可由16個(gè)兩輸入與門來(lái)實(shí)現(xiàn)，一端接輸出脈沖，另一端接對(duì)應(yīng)的脈沖個(gè)數(shù)寄存器。

3)脈沖分相器

由于是四相步進(jìn)電機(jī)，并以單拍的方式運(yùn)行，所以在最后從脈沖分相器輸出的頻率為四相。CP[3：0]就是最終輸出的四相信號(hào)。

3 電機(jī)控制模塊的仿真與驗(yàn)證

1)功能仿真

電機(jī)控制模塊在Quartus II上的綜合結(jié)果如圖3所示，電機(jī)控制模塊是由slave、step_control、step_wave及step_cp 4部分組成。

2)SOPC平臺(tái)驗(yàn)證

首先導(dǎo)入的HDL文件是用于描述模塊的硬件邏輯功能。對(duì)于電機(jī)控制模塊，導(dǎo)入的文件分別是motor.v、step_control.v、step_wav e.v和step_cp.V，其中motor.V是頂層文件，配置SOPC平臺(tái)，如圖4所示。

當(dāng)通過(guò)SW開關(guān)設(shè)定不同的值時(shí)，相應(yīng)控制電機(jī)的4路脈沖信號(hào)就可以通過(guò)led顯示出來(lái)。同時(shí)，利用Quartus II中的signaltap II的對(duì)電機(jī)控制模塊仿真如圖5所示。仿真結(jié)果是與實(shí)際設(shè)計(jì)相符的。

4 結(jié)論

根據(jù)控制功能的要求，文中設(shè)計(jì)了步進(jìn)電機(jī)控制模塊，該模塊采用一種脈沖疊加算法，實(shí)現(xiàn)了對(duì)步進(jìn)電機(jī)正、反轉(zhuǎn)控制;實(shí)現(xiàn)了對(duì)步進(jìn)電機(jī)轉(zhuǎn)動(dòng)的定位和任意頻率變速。完成了對(duì)該模塊向SOPC Builder的標(biāo)準(zhǔn)模塊庫(kù)中的封裝。

結(jié)合Avalon總線、Nios II內(nèi)核及其外設(shè)的特點(diǎn)，使用Quartus II和SOPC Builder存Cvclone II上創(chuàng)建了一個(gè)遠(yuǎn)程控制的硬件平臺(tái)。