基于FPGA和DSP的微振動(dòng)傳感器信號(hào)采集系統(tǒng)設(shè)計(jì)

3．2 DSP的軟件流程
DSP模塊的軟件流程設(shè)計(jì)采用TI的DSP集成開發(fā)環(huán)境CCS3．3。DSP中的軟件配合FPGA上的FIFO一起控制信號(hào)的采集和數(shù)據(jù)的實(shí)時(shí)處理。軟件實(shí)現(xiàn)的功能分3個(gè)部分：系統(tǒng)初始化，EDMA傳輸控制和中斷服務(wù)程序，算法處理。軟件流程圖如圖4所示。
C6747上電后，首先進(jìn)行系統(tǒng)初始化，設(shè)置各配置寄存器使DSP各功能模塊按設(shè)計(jì)要求運(yùn)行，主要配置管腳復(fù)用、PLL、PSC和EMIF。FPGA同時(shí)啟動(dòng)并開始控制AD9235開始采集數(shù)據(jù)，傳感器的信號(hào)經(jīng)過模／數(shù)轉(zhuǎn)換進(jìn)入FPGA的FIFO緩沖器，當(dāng)FIFO內(nèi)的數(shù)據(jù)量達(dá)到設(shè)定長(zhǎng)度時(shí)，half_ full信號(hào)線電平由低轉(zhuǎn)高，輸出中斷信號(hào)。然后，因?yàn)榇诵盘?hào)線和DSP的通用管腳GP4[2]相連，DSP內(nèi)部的EDMA3控制器會(huì)檢測(cè)到此GPIO中斷事務(wù)，并產(chǎn)生一個(gè)傳輸請(qǐng)求，按照設(shè)定的參數(shù)把數(shù)據(jù)從FPGA內(nèi)的輸出FIFO轉(zhuǎn)移到DSP模塊的SDRAM存儲(chǔ)器。在完成此EDMA傳輸請(qǐng)求之后觸發(fā)一個(gè)EDMA中斷，在中斷服務(wù)程序中檢測(cè)SDRAM內(nèi)數(shù)據(jù)長(zhǎng)度。最后，當(dāng)SDRAM內(nèi)存儲(chǔ)的數(shù)據(jù)長(zhǎng)度達(dá)到設(shè)定的長(zhǎng)度時(shí)，觸發(fā)信號(hào)處理函數(shù)進(jìn)行信號(hào)處理，譬如對(duì)信號(hào)進(jìn)行濾波、小波變換、功率譜分析等。

4 結(jié)語
本文基于FPGA和DSP，針對(duì)M—Z型光纖微振動(dòng)傳感器設(shè)計(jì)了一種結(jié)構(gòu)簡(jiǎn)單、低功耗、實(shí)時(shí)性能好的信號(hào)采集和算法處理的實(shí)時(shí)系統(tǒng)。測(cè)試結(jié)果表明系統(tǒng)能采集傳感器信號(hào)，準(zhǔn)確傳輸?shù)紻SP。并進(jìn)行算法處理；為光纖微振動(dòng)傳感器的數(shù)據(jù)采集和處理提供了一個(gè)良好的解決方案。該系統(tǒng)基于FPGA和DSP，能適應(yīng)不同的算法，有利于系統(tǒng)的擴(kuò)展和改進(jìn)。