基于FPGA的空間電場信號采集系統(tǒng)設(shè)計(jì)

作者：時間：2012-12-25 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

2．2 數(shù)字濾波器的實(shí)現(xiàn)
借助Matlab中的濾波器設(shè)計(jì)和分析工具FDATool，其操作簡單、靈活，用戶只需在GUI中輸入設(shè)計(jì)需要的濾波器各項(xiàng)參數(shù)，就可以獲得需要的數(shù)字濾波器。本設(shè)計(jì)中共劃分為4個頻段：0～100 Hz，100 Hz～10 kHz，10～100 kHz，100 kHz～1 MHz，經(jīng)實(shí)驗(yàn)發(fā)現(xiàn)，頻帶寬度過大的帶通濾波器性能不是很理想，通帶內(nèi)幅度并不平坦，失真較大。因此除了第一個頻段采用低通濾波器外，另外三個頻段采用低通濾波器+高通濾波器的方法來實(shí)現(xiàn)，如頻帶為100 Hz～10 kHz可以用截止頻率為10 kHz的低通濾波器和100 Hz的高通濾波器相加得到。將生成的FIR濾波器系數(shù)．coe文件導(dǎo)入4個Xilinx ISE中的IP核中，分別例化生成四個FPGA片內(nèi)的數(shù)字濾波器，對X，Y，Z三個方向采集到的電場信號進(jìn)行頻段的劃分。
2．3 同步422
將X，Y，Z每個方向的各個通道的濾波后的信號，加上包頭、時間碼、通道號、校驗(yàn)碼之后通過422芯片DS26LV31AT、發(fā)送給后端的設(shè)備。主要包括兩個子模塊：波特率產(chǎn)生模塊和發(fā)送模塊。
波特率產(chǎn)生模塊：系統(tǒng)外接18．432 MHz晶振，用來產(chǎn)生同步422通信所需要的115 200 b／s的波特率。本模塊采用10 MHz時鐘。波特率的計(jì)算：(1／115 200)／(1／1×107)=86個系統(tǒng)時鐘周期，為得到50％占空比的波特率時鐘，使得計(jì)數(shù)器在計(jì)數(shù)到86／2=43時將輸出置高，之后在計(jì)數(shù)到86時將輸出置低并重新計(jì)數(shù)，就可實(shí)現(xiàn)所需波特率的時鐘；發(fā)送模塊：采用狀態(tài)機(jī)進(jìn)行編寫，由五個狀態(tài)(IDLE，WAIT，STAR T，SHIFT，STOP)和一個進(jìn)程組成。

3 系統(tǒng)實(shí)現(xiàn)
本設(shè)計(jì)系統(tǒng)硬件設(shè)計(jì)采用Altium Designer 6．0繪制原理圖和PCB圖，FPGA程序設(shè)計(jì)則是在Xilinx ISE 11和Modelsim SE 6．5e平臺上設(shè)計(jì)和仿真，濾波器系數(shù)則是在Matlab中的FDA tools工具箱中生成并導(dǎo)入ISE中的有限脈沖響應(yīng)的知識產(chǎn)權(quán)核中。

本文引用地址：http://butianyuan.cn/article/189721.htm

在系統(tǒng)的輸入端加入-3～3 V的模擬輸入電壓進(jìn)行測試，進(jìn)行FPGA片上數(shù)據(jù)采集處理實(shí)驗(yàn)，在每個模塊的輸出端添加測試焊點(diǎn)，方便逐步調(diào)試。系統(tǒng)設(shè)計(jì)框圖如圖4所示，根據(jù)后端收到的實(shí)驗(yàn)數(shù)據(jù)對比可知，本系統(tǒng)設(shè)計(jì)完成了設(shè)計(jì)要求。

4 結(jié)語
本文提出的基于FPGA的空間電場信號采集系統(tǒng)應(yīng)用于探空火箭有效載荷——箭載電場儀探頭后端信號采集與處理部分，也可以為地面電場儀處理電場信號提供服務(wù)。該方案解決了電場信號采集系統(tǒng)設(shè)計(jì)要求，避免了模擬濾波電路易受溫度、噪聲等影響，硬件電路大大簡化，可調(diào)適性好。經(jīng)過實(shí)踐證明本設(shè)計(jì)方法設(shè)計(jì)正確，減輕了設(shè)計(jì)者對于龐大模擬電路的設(shè)計(jì)負(fù)擔(dān)，系統(tǒng)運(yùn)行穩(wěn)定可靠，可移植性強(qiáng)，可用于多種數(shù)據(jù)采集電路的設(shè)計(jì)，有一定的參考價值。