基于FPGA的微電網(wǎng)并網(wǎng)控制器的設(shè)計(jì)與實(shí)現(xiàn)

，與實(shí)際電壓值比較可知該采樣模塊的采樣精度很高。并網(wǎng)控制器的采樣電壓為線電壓，基于FPGA實(shí)現(xiàn)改進(jìn)鎖相算法的控制效果利用QuartusⅡ9．0得到鎖相波形如圖6b所示，圖中ωt為uab的相角弧度值，ωt =Data／163。由圖可見，鎖相環(huán)輸出值范圍為-π～π，其過零點(diǎn)與uab過零點(diǎn)高度重合，鎖相精度很高。

并網(wǎng)前，微電網(wǎng)側(cè)輸入大電網(wǎng)的電流為零，并網(wǎng)過程中的電流波形如圖7a所示。并網(wǎng)過程中的沖擊電流峰值約為0．36 A，穩(wěn)定工作后電流峰值約為0．296 A。沖擊電流約為穩(wěn)定工作時(shí)電流的1．2倍，沖擊很小從而實(shí)現(xiàn)了微電網(wǎng)的平滑并網(wǎng)。當(dāng)接收到脫網(wǎng)命令時(shí)，控制器立即切斷并網(wǎng)開關(guān)，微電網(wǎng)轉(zhuǎn)為孤島模式運(yùn)行，其脫離大電網(wǎng)時(shí)的波形如圖7b所示，可見，并網(wǎng)控制器能快速可靠處理斷網(wǎng)命令，不會(huì)出現(xiàn)脫網(wǎng)后自動(dòng)并網(wǎng)等誤動(dòng)作。

5 結(jié)論
針對(duì)微電網(wǎng)與大電網(wǎng)能量交互的問題，設(shè)計(jì)了一種基于FPGA實(shí)現(xiàn)的并網(wǎng)控制器。詳細(xì)介紹了并網(wǎng)控制器采樣模塊和鎖相控制模塊的設(shè)計(jì)過程，并根據(jù)并網(wǎng)條件開發(fā)出基于FPGA實(shí)現(xiàn)的并網(wǎng)控制器。最后將該并網(wǎng)控制器應(yīng)用于微電網(wǎng)實(shí)驗(yàn)平臺(tái)，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的并網(wǎng)控制器能實(shí)現(xiàn)數(shù)據(jù)的精確采樣及快速準(zhǔn)確的鎖相控制，并網(wǎng)沖擊小，從而能實(shí)現(xiàn)微電網(wǎng)的平滑并網(wǎng)。