CPLD器件在單片機控制器中的使用

自動控制的對象五花八門、品種繁多，要求控制器能夠模塊化、標準化、靈活配置;進入商品經(jīng)濟時代，允許設計者的開發(fā)周期越來越短，從幾年、幾月縮短到幾月、幾天;有時合同臨近結束前，用戶還會提出更改設計條款的要求。因此，需要設計者開發(fā)出適應性強、便于修改、配置靈活的控制器，以滿足用戶需求，爭得商機。

從成本考慮，有時以單片機為核心器件，量身度造地為被控對象設計專用控制器，仍是一種較好的選擇。

CPLD器件與單片機結合優(yōu)勢互補、相得益彰

單片機的一些優(yōu)缺點

單片機具有強大的信息處理、邏輯分析、決策判斷等能力，借助程序，通過輸入/輸出接口，實時檢測被控對象的狀態(tài)，控制其當前或預計的行為，組成智能化儀器設備。

但是，單片機存在不可克服的缺點和弱點，如：

低速　單片機靠執(zhí)行指令來完成各種功能，不論多高的工作時鐘頻率或多么好的指令時序，其排隊式串行指令執(zhí)行方式使得工作速度和效率大打折扣。在高速實時仿真、高速數(shù)據(jù)采集等方面顯得力不從心。

復位工作方式　單片機工作之初，需花一段時間經(jīng)歷復位過程;工作時，在某種干擾性突變情況下，也會復位，復雜的復位過程很可能就是工作不可靠的根源。

程序跑飛　偶然因素，會引起程序跑飛。雖然有“看門狗”或其他抗干擾措施，在極復雜的情況下，單片機的程序仍存在跑飛的可能，從而進入“死機”。

在單片機系統(tǒng)中，單片機的芯片通過印制板與系統(tǒng)中由其他集成電路組成的邏輯電路相連。一旦改變設計，可能重新制版，加長了開發(fā)周期。

CPLD器件的一些優(yōu)缺點

隨著微電子技術飛速發(fā)展，集成電路規(guī)模越來越大，產(chǎn)生了復雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FP2GA(兩種器件有類似之處，以下用CPLD器件簡稱)，這些器件含有數(shù)量眾多的可編程邏輯宏單元或邏輯塊，他們能夠任意組合，設計成功能各異的邏輯電路。

CPLD器件輸入引腳的箝位電平和輸出引腳的原始電平可預先設定，一開機立即就能達到預定電平，狀態(tài)明確。各邏輯宏單元或邏輯塊的輸入信號僅需幾ns～幾十ns就反映到輸出端，信號傳輸效率很高，適合高速采樣等場合。

可編程邏輯宏單元或邏輯塊之間的相互連線在同一封裝內(nèi)，受外界干擾影響小，電磁兼容(EMC)性能好。然而，對設計者來說，CPLD器件最大的優(yōu)點在于可現(xiàn)場編程。改變邏輯關系時，無需更改外部線路板，只需用圖形語言程序或硬件描述語言程序來改變電路，生成下載編輯軟件，通過下載電纜輸入CPLD器件即可，非常方便，特別有利于新品試制，大大縮短了開發(fā)周期。

CPLD器件雖然可任意組成各種邏輯電路，但在信息處理、邏輯分析、決策判斷等“智能”方面比不上單片機，雖說可用CPLD器件仿真單片機，但畢竟有差距，一般多用作“狀態(tài)機”或輔助邏輯電路。

CPLD器件和單片機結合能優(yōu)勢互補

如果把兩者結合起來，組成的控制器就能優(yōu)勢互補、相得益彰。大量工業(yè)控制的對象不屬高速調(diào)節(jié)系統(tǒng)，這時，圖1示例的控制線路比較節(jié)省硬件開銷，適合CPLD器件的特性，容易調(diào)試，抗干擾能力強。

圖1　基于單片機和CPLD器件的控制器方框圖

若是高速調(diào)節(jié)系統(tǒng)，應采用并行A/D轉(zhuǎn)換集成電路，用作輸入信號VI的采樣、轉(zhuǎn)換電路。