新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 加速FPGA系統(tǒng)實時調(diào)試技術(shù)

加速FPGA系統(tǒng)實時調(diào)試技術(shù)

作者: 時間:2012-10-24 來源:網(wǎng)絡(luò) 收藏

第4步. 進行測量

使用Bank(組)列表下拉菜單,選擇想要測量的組。一旦選擇了組,View會通過JTAG接口與通信,并配置測試內(nèi)核,以便選擇希望的組。

選擇希望測量的信號組

View還將這些通道名稱通過對TLA系列邏輯分析儀的控制進行自動分配,從而可以簡便地理解測量結(jié)果。為測量不同的一套內(nèi)部信號,用戶只需選擇不同的信號組(參見圖7)。全功能TLA系列邏輯分析儀會自動把這些FPGA信號與中的其它信號關(guān)聯(lián)起來(參見圖8)。

TLA系列邏輯分析儀自動完成和簡化了許多測量

在TLA邏輯分析儀中,針對設(shè)計人員關(guān)心的各種時間信息,提供了業(yè)內(nèi)獨有的定時參數(shù)自動測量功能,通過鼠標(biāo)簡單的拖放操作,能夠得到周期、頻率、占空比、脈沖寬度、通道/通

道延遲、邊沿計數(shù)、周期計數(shù)、違規(guī)計數(shù)、周期抖動、以及周期間抖動等信息。

小結(jié)

通過在FPGA和設(shè)計與應(yīng)用階段認(rèn)真考慮調(diào)試需求,可以選擇相應(yīng)的調(diào)試方法,既簡化調(diào)試流程,也有助于節(jié)約時間。嵌入式邏輯分析儀和外部邏輯分析儀這兩種方法各有優(yōu)缺點,但FPGAView等新方法進一步提高了外部邏輯分析儀方法的吸引力。能夠快速方便地移動探點,而不需重新匯編設(shè)計,同時能夠把內(nèi)部FPGA信號活動與電路板級信號關(guān)聯(lián)起來,直接決定著能否滿足產(chǎn)品開發(fā)周期的要求。


上一頁 1 2 3 4 5 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉