新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計(jì)

基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2012-08-29 來(lái)源:網(wǎng)絡(luò) 收藏

依據(jù)上面的工作過(guò)程,MircoBlaze處理器的應(yīng)用程序包括以下幾部分:

(1)系統(tǒng)復(fù)位初始化

即禁止外部中斷,初始化各驅(qū)動(dòng)程序,清空環(huán)形緩沖區(qū)和兩級(jí)FIFO,檢測(cè)USB接口、以太網(wǎng)接口連接以決定用何種方式輸出,然后啟動(dòng)對(duì)TVP5150的控制并進(jìn)行數(shù)據(jù)采集,最后啟用外部中斷。

(2)編碼器可用中斷服務(wù)

編碼器完成一幀數(shù)據(jù)編碼即可向MircoBlaze處理器發(fā)出中斷,然后由MircoBlaze處理器控制編碼器向環(huán)形緩沖區(qū)提取數(shù)據(jù),并在環(huán)形緩沖區(qū)耗盡時(shí)等待一定時(shí)間;

(3)碼流可輸出中斷服務(wù)

當(dāng)兩級(jí)FIFO先一級(jí)所準(zhǔn)備輸出的碼流滿時(shí),可向MircoBlaze處理器發(fā)出中斷,然后在MircoBlaze處理器控制下,將該碼流交付給USB或以太網(wǎng)輸出接口API并由底層驅(qū)動(dòng)輸出,最后再清空FIFO先一級(jí)。


圖5所示是其應(yīng)用程序流程圖。

4 結(jié)束語(yǔ)

本設(shè)計(jì)介紹了基于-3 實(shí)現(xiàn)通用系統(tǒng)的實(shí)現(xiàn)方案。本系統(tǒng)的設(shè)計(jì)依賴于專(zhuān)用的設(shè)計(jì)軟件和IP模塊。由于采用了SOPC技術(shù),該系統(tǒng)可裁減、可擴(kuò)充、可升級(jí),而多層次IP模塊的高度復(fù)用又使得本系統(tǒng)具有設(shè)計(jì)周期短,風(fēng)險(xiǎn)投資小和設(shè)計(jì)成本低等優(yōu)勢(shì)。


上一頁(yè) 1 2 3 4 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉