非易失性存儲器簡介

隨著消費者要求新產品定期增加功能或提高應用靈活性，開發(fā)人員對修改系統(tǒng)應用功能的快捷性和簡便性要求越來越高。從存儲器角度看，這預示著可能需要用性能更高、合格檢測更快的先進產品更換現(xiàn)有產品。新一代非易失性存儲器應具備各種參數(shù)微調功能，能夠縮減應用電路板的工程周期。

1．應用靈活性

不同應用在不同的容性負載下需要不同的工作頻率，這項要求與芯片組的性能以及電路板布局和復雜性緊密相關。例如，高頻工作環(huán)境通常對電性能的優(yōu)化要求嚴格，設計工程師需要考慮整個電路板上的電噪聲，以降低線路的寄生電容。在這種情況下，降低存儲器輸出驅動器的強度更加受歡迎。此外，還必須根據(jù)工作頻率優(yōu)化指令執(zhí)行速度。有時候，要想在發(fā)送命令后取得適合的高效的吞吐量，就必須減少空時鐘周期次數(shù)。

2．測試/最終使用

在應用電路板測試階段，為了正確地激勵存儲器、查看存儲器的響應，微控制器需要全套的命令和功能。這項操作靈活性測試通常用于檢測全部系統(tǒng)組件，以確保產品在生命周期內的功能。相反，標準的客戶最終應用只使用一個精簡的指令集。例如，在使用SPI閃存時，最終應用通常使用讀指令(正常、快速和/或4位I/O輸入輸出)，把啟動代碼下載到RAM存儲器。

設計人員應該優(yōu)化存儲器，以縮減系統(tǒng)上電期間的代碼讀取和下載時間。在新的先進的平臺上，如車用電子、計算機光驅或藍牙模塊，SPI閃存可能用于直接從非易失性存儲器讀取部分系統(tǒng)固件，以縮短系統(tǒng)固件下載到高速易失性存儲器的過程。當然，目前出現(xiàn)的最新應用對存儲器的靈活性要求更加嚴格，本文稍后再做詳解。

3．XiP自適應模式

SPI閃存的的優(yōu)點是引腳數(shù)量少而且固定不變(8個或16個)。串口閃存的這個特性可簡化電路板布局，無需更改硬件即可升級固件，從而可以降低系統(tǒng)開發(fā)的總體成本。

由于在簡易性和成本方面的強大優(yōu)勢，PC機和消費電子市場出現(xiàn)了并口閃存改用SPI閃存的發(fā)展趨勢。只要達到性能要求時，設備廠商就會優(yōu)先選用串口閃存。計算機光驅、汽車電子、藍牙模塊、機頂盒和調制解調器市場正在引入這種能夠把代碼直接讀到非易失性存儲器內的SPI閃存。

XiP(片內執(zhí)行)應用要求串口存儲器提供一種“隨機訪存”仿真功能，即無需發(fā)送指令即可訪問存儲器內容，并準許以最大的吞吐量訪問存儲器。因為傳統(tǒng)用途是存儲和下載代碼，所以SPI存儲器是同步器件，XIP功能迫使設計人員研發(fā)靈活的存儲器，能夠根據(jù)芯片組特性靈活地配置串行閃存。例如，在系統(tǒng)上電后，具有XIP功能的器件需要基于命令、地址和數(shù)據(jù)的JEDEC協(xié)議，所以有些邏輯器件不準像管理XIP器件一樣管理串口閃存。

此外，有些邏輯器件只在一條線上或者最多在兩條線上支持XIP模式，因為固有的硬件限制，不可能開啟4位I/O輸入輸出模式。

最后，因為實現(xiàn)一個混合協(xié)議、接受命令的傳統(tǒng)存儲器和不接受命令的非傳統(tǒng)存儲器的設計困難，芯片組廠商更愿意保留原有的SPI指令結構，即命令、地址和數(shù)據(jù)。在這些情況下，高速協(xié)議結合并行化命令、地址和數(shù)據(jù)的方案更受市場歡迎。

選擇正確的存儲器架構

通過在新一代SPI閃存架構內引入易失性和非易失性配置寄存器，可完全滿足設計人員對串行閃存的靈活性要求，使閃存適合嵌入式市場最新平臺的應用環(huán)境。通過引入這兩種寄存器，最終用戶能夠根據(jù)平臺的需求配置存儲器。圖1簡要介紹了配置寄存器的工作原理。

在標準SPI存儲器內，命令被直接送到一個具有指令解碼功能的內部寄存器內，該寄存器與狀態(tài)寄存器和內部狀態(tài)機互動。每次上電后，標準SPI存儲器將只接受命令，以便正確地執(zhí)行讀寫擦除操作。相反，在采用配置寄存器的SPI存儲器架構中，所有操作都可以通過這些工具過濾。

在默認模式下，存儲器將是一個傳統(tǒng)存儲器。但是，你可以根據(jù)應用需求任意配置存儲器。例如，你可以設置寄存器的右邊部分，強制內部寄存器無命令工作且只接受地址?？梢酝ㄟ^非易失性寄存器或易失性寄存器選擇這種操作模式。如果使用非易失性寄存器選擇操作模式，必須在一次掉電/上電周期后，存儲器才能進入所需的工作模式。表1是配置寄存器內容的示例。

使用適合的命令讀寫配置寄存器。在上電后，存儲器的內部狀態(tài)機將檢查非易失性配置寄存器的內容，并根據(jù)寫入該寄存器的信息執(zhí)行下一項操作。

1．高速 XiP示例

如果“XiP enabled at power on”(上電開啟XIP模式)位被置入正確數(shù)值，存儲器將只接受地址，無需對指令進行解碼。因此，在上電結束后，存儲器將立即變成一個隨機訪問存儲器，并支持芯片組設計的最高總線速度。存儲器可以支持四位I/O和兩位I/O輸入輸出模式，可以在接收數(shù)據(jù)前設置適合的空時鐘周期數(shù)(圖2)。