基于FPGA實現(xiàn)固定倍率的圖像縮放

卷積計算模塊的硬件結(jié)構(gòu)由算法決定，每個點時鐘周期內(nèi)，對輸入原始圖像像素和系數(shù)先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。系數(shù)產(chǎn)生功能是依據(jù)控制模塊確定的狀態(tài)，產(chǎn)生算法要求的系數(shù)。輸入緩存由控制模塊不斷刷新，保證每一時鐘輸入給卷積計算模塊相應(yīng)的像素數(shù)據(jù)。輸出緩存提供下一環(huán)節(jié)數(shù)據(jù)流接口。
控制模塊是核心邏輯部分，可以采用逆向映射方式(按照輸出像素的時間順序遞增，選擇對應(yīng)的輸入像素得到結(jié)果)，也可以采用順向映射方式(直接在輸入像素的時序中產(chǎn)生輸出像素)。
逆向映射方式工作在輸出圖像的時鐘域，控制模塊根據(jù)縮放倍率、分辨率和同步信號，確定輸入像素坐標的增量大小，使得在每一時鐘周期輸入緩存中出現(xiàn)相應(yīng)的像素數(shù)據(jù)。因為逆向映射方式需要使輸出時鐘域與輸入時鐘域保持同步，所以需要大容量的輸入數(shù)據(jù)存儲空間，才能確保在每個時鐘周期提供相應(yīng)的輸入像素數(shù)據(jù)。順向映射方式輸入和輸出像素有很強的時序?qū)?yīng)關(guān)系，按照輸入像素的時序進程實時確定輸出像素的時序，輸出圖像分辨率發(fā)生變化，但幀頻一致。圖像縮放過程中，輸入一個像素可能會輸出2個或3個像素，控制模塊可以采用輸出緩存、雙口RAM、變換時鐘域、增加數(shù)據(jù)總線寬度等方法達到這種同步。順向映射方式符合輸入圖像的時序，不需要大容量的數(shù)據(jù)存儲空間，具體根據(jù)圖像縮放算法的鄰域大小而定。
2．2 基于FPGA實現(xiàn)圖像縮放的方法
基于FPGA實現(xiàn)圖像縮放時，無論是逆向映射方式還是順向映射方式，控制模塊的設(shè)計都比較復(fù)雜。為了發(fā)揮FPGA的優(yōu)勢，大幅度降低設(shè)計難度，簡化硬件結(jié)構(gòu)，文中把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程，在單元體內(nèi)部，可以事先計算出卷積系數(shù)。例如，把每行720個像素，放大到768個像素，相當(dāng)于每輸入15個像素，輸出16個像素。此時可以把15個像素作為一個單元體，事先計算出每個輸入像素周期的卷積系數(shù)，在FPGA中設(shè)計一個包含15種情況的狀態(tài)機即可。單元體的像素數(shù)量越少，事先計算卷積系數(shù)和狀態(tài)機設(shè)計的工作量就越少，因此像素的數(shù)量控制在20個以內(nèi)，必要時可以采用近似的整數(shù)比。當(dāng)輸出像素的數(shù)量與實際要求相差很小時，圖像邊緣部分增加或減少幾個像素對顯示效果影響甚微，因此各種圖像縮放倍率情況下，相應(yīng)個數(shù)的輸入像素都可以作為一個合適的單元體。
為論述方便，文中以將768x576的輸入圖像放大到1 024x768為例，說明基于FPGA實現(xiàn)對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。