基于FPGA的無(wú)線信道模擬器設(shè)計(jì)

摘要：為了縮短研發(fā)周期，需要在實(shí)驗(yàn)室模擬出無(wú)線信道的各種傳播特性，無(wú)線信道模擬器設(shè)計(jì)必不可少。采用基于頻率選擇性信道Jakes仿真器模型，使用Xilinx公司的VIrtex-2p模擬實(shí)現(xiàn)了頻率選擇性衰落信道，最后將數(shù)據(jù)通過(guò)串口上傳到Matlab分析信道的統(tǒng)計(jì)特性。
關(guān)鍵詞：無(wú)線信道；FPGA；Matlab；信道模擬器

0 引言
隨著人們對(duì)無(wú)線通信需求和質(zhì)量的要求越來(lái)越高，無(wú)線通信設(shè)備的研發(fā)也變得越來(lái)越復(fù)雜，系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過(guò)程中所占的比重也越來(lái)越大。為了更加方便地對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試和測(cè)試，無(wú)線信道模擬器是進(jìn)行無(wú)線通信系統(tǒng)硬件測(cè)試不可或缺的儀器之一。目前，關(guān)于無(wú)線信道的模型研究比較多，而基于理論模型的硬件實(shí)現(xiàn)并不是很廣泛，同時(shí)成品十分昂貴，所以利用FPGA實(shí)現(xiàn)無(wú)線信道模擬器變得很有意義，節(jié)約了成本，而且也便于實(shí)現(xiàn)。FPGA是在PLD的基礎(chǔ)上發(fā)展起來(lái)的高性能可編程邏輯器件，使用FPGA進(jìn)行數(shù)字邏輯設(shè)計(jì)，開(kāi)發(fā)過(guò)程的投資較少，研制和開(kāi)發(fā)的時(shí)間較短，并且因?yàn)橐_的可分配性電路一般比較簡(jiǎn)單，修改和優(yōu)化比較方便，并且在實(shí)際中易于使用。同時(shí)由于FPGA并行運(yùn)算的特點(diǎn)，在大規(guī)模的數(shù)字運(yùn)算中很有優(yōu)勢(shì)，延時(shí)很小。

1 頻率選擇性衰落信道模型
多徑傳播信道的信道脈沖響應(yīng)模式是模擬一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。這樣的頻率選擇性衰落信道應(yīng)該滿足兩個(gè)假設(shè)條件：
(1)在時(shí)間t(可能是幾個(gè)碼元長(zhǎng)度)內(nèi)，衰落的統(tǒng)計(jì)特性是平穩(wěn)的；
(2)電波到達(dá)角和傳播時(shí)延是統(tǒng)計(jì)獨(dú)立變量。
時(shí)變頻率選擇性衰落信道的確定仿真模型如圖1所示。