基于FPGA和DSP的高速圖像處理系統(tǒng)

整個(gè)系統(tǒng)的程序運(yùn)行如圖4所示，從高速壓縮系統(tǒng)軟件流程圖中可以清楚的看到，FPGA和DSP各自的程序運(yùn)行遵循著自己的一套規(guī)則，但是它們之間的之間又實(shí)時(shí)的完成著數(shù)據(jù)的交互。FPGA向DSP方向的指令，是通過FPGA方面設(shè)置了一個(gè)中斷信號(hào)，當(dāng)DSP接受到該信號(hào)的時(shí)候，就開始從雙口RAM中按照規(guī)則進(jìn)行原始數(shù)據(jù)的讀??；DSP如果要完成向FPGA方面進(jìn)行數(shù)據(jù)傳輸時(shí)，遵循的一個(gè)類似的執(zhí)行規(guī)則，DSP會(huì)提供一個(gè)能夠進(jìn)行辨別的信號(hào)，讓其從雙口RAM中把壓縮后的圖像數(shù)據(jù)讀進(jìn)來。

4 測試結(jié)果
將FPGA上的程序下載EPCS中和將DSP開發(fā)程序燒寫進(jìn)FLASH(默認(rèn)自舉方式)，對(duì)實(shí)時(shí)圖像處理系統(tǒng)進(jìn)行軟硬件聯(lián)合調(diào)試。設(shè)置采集和處理圖像分辨率為640×480，視頻YUV下采樣率選4：1：1，DSP中壓縮一幀圖像所用的時(shí)間在23 ms左右，壓縮比基本上在10：1～20：1的范圍內(nèi)，且SNR值基本上保證在30 dB以上。23 ms的DSP壓縮時(shí)間，再加上每幀采集、傳輸和JPEG文件存儲(chǔ)所用的時(shí)間，大約在31 ms左右，因此系統(tǒng)整體效率上能保證對(duì)采集來的圖像做實(shí)時(shí)處理。測試結(jié)果表明系統(tǒng)的開發(fā)已經(jīng)達(dá)到預(yù)定的設(shè)計(jì)要求。

5 結(jié)論
本文基于FPGA和DSP，設(shè)計(jì)了一種結(jié)構(gòu)簡單、成本低、性能高、功耗低的高速圖像處理系統(tǒng)。在總結(jié)現(xiàn)有的FPGA與DSP高速通訊方式的基礎(chǔ)上，提出了一種利用單片雙口RAM做通信媒質(zhì)完成FPGA與DSP之間數(shù)據(jù)高速通訊的結(jié)構(gòu)，為實(shí)現(xiàn)更好的嵌入式圖像處理系統(tǒng)提供了一個(gè)良好的解決方案。