基于流水線(xiàn)結(jié)構(gòu)的DDS多功能信號(hào)發(fā)生器設(shè)計(jì)

圖4為在在嵌入式邏輯分析儀中觀察到的正弦曲線(xiàn)。由波形圖可以看出，該設(shè)計(jì)方案可以實(shí)現(xiàn)正弦信號(hào)發(fā)生器的功能。按照相同的方法，修改產(chǎn)生mif文件的Matlb運(yùn)算指令可以獲得方波，鋸齒波，三角波等波形。

圖5～圖7為能產(chǎn)生方波，鋸齒波和三角波波形的工程文件下載到FPGA芯片后通過(guò)嵌入式邏輯分析儀得到的波形圖。由波形圖可以看出，該系統(tǒng)能夠?qū)崿F(xiàn)任意波形發(fā)生器的功能。

4 結(jié)語(yǔ)

本文將流水線(xiàn)相位累加器引進(jìn)到DDS的設(shè)計(jì)中，利用電子設(shè)計(jì)自動(dòng)化技術(shù)進(jìn)行系統(tǒng)設(shè)計(jì)，并從嵌入式邏輯分析儀分析和觀察了相應(yīng)的波形，仿真和硬件實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)方案的正確性。該系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、運(yùn)行速度快和占用芯片資源少等特點(diǎn)。隨著ROM查找表的擴(kuò)大以及越來(lái)越多的直接計(jì)算波形數(shù)據(jù)的方法不斷被提出，對(duì)DDS整體實(shí)時(shí)性的要求也越來(lái)越高，尤其像目前較為流行的cordic算法及改進(jìn)的其它插值算法，由于算法本身隨著級(jí)數(shù)的增多，整個(gè)系統(tǒng)的頻率轉(zhuǎn)換效率就會(huì)降低，而流水線(xiàn)相位累加器結(jié)構(gòu)可以很好地解決這一問(wèn)題。