FPGA平臺(tái)架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

片上存儲(chǔ)器（OCM）控制器

OCM控制器在FPGA中的塊RAM和嵌入式PowerPCTM405處理器核心執(zhí)行單元間提供一個(gè)專(zhuān)用的接口。PowerPCTM核心上的OCM信號(hào)旨在提供對(duì)固定大小的指令和數(shù)據(jù)存儲(chǔ)器空間的超快速訪問(wèn)。

OCM接口具有與緩存同樣的訪問(wèn)時(shí)間。由于緩存為來(lái)自其它存儲(chǔ)器資源的緩沖代碼而保留，因此OCM減小了緩存的更新頻率。雙口塊RAM可做為OCM在處理器核心和FPGA結(jié)構(gòu)間實(shí)現(xiàn)一個(gè)高效率的共享式高速緩存存儲(chǔ)器接口。

Block SelectRAM （BRAM） 資源

除了分布式 Select RAM存儲(chǔ)器（可級(jí)聯(lián)16位×1位）以外，Virtex-II ProTM器件還包含了大量18kbit的塊狀SelectRAM（BRAM）。BRAM存儲(chǔ)器是真正雙口（True Dual-Port）RAM，在器件內(nèi)提供了大量快速分散的存儲(chǔ)器塊。BRAM存儲(chǔ)器的總量隨著Virtex-II Pro器件的規(guī)模而增長(zhǎng)（高達(dá)3.8Mbit）。18Kb每塊的BRAM塊是可級(jí)聯(lián)的，從而可支持更深和更寬的存儲(chǔ)器設(shè)計(jì)，同時(shí)通過(guò)專(zhuān)門(mén)的布線(xiàn)資源使得時(shí)序代價(jià)極小。

單端 SelectI/O 資源

對(duì)更復(fù)雜系統(tǒng)的需求、時(shí)鐘速率的提高和對(duì) 更小芯片到芯片間延遲的要求推動(dòng)了更高性能I/O的發(fā)展。Virtex-II ProTM FPGA系列包括了高度可配置的高性能的可支持范圍廣泛的I/O標(biāo)準(zhǔn)的單端SelectI/O模塊。Virtex-II ProTM SelectI/O模塊支持下列單端I/O標(biāo)準(zhǔn)：

GTL+、HSTL （I, II, III, 和 IV）、 SSTL3 （I, 和 II）、 SSTL2 （I 和 II） 、 LVTTL、 LVCMOS（15, 18, 25, 和 33）、PCI33_3、 PCI66_3、 PCIX 和 GTL。

數(shù)字控制阻抗匹配（DCI）

DCI為發(fā)射器和接收器提供了片上端接。這樣就不再需要電路板上大量的外部端接電阻，降低了電路板的布線(xiàn)困難和器件數(shù)量，同時(shí)由于消除了端頭反射（發(fā)生在端接電阻離傳輸線(xiàn)的端點(diǎn)太遠(yuǎn)時(shí)），還改善了信號(hào)完整性。利用DCI，端接電阻離輸出驅(qū)動(dòng)器或輸入緩沖器盡可能近。因此，完全避免了端頭反射。 DCI動(dòng)態(tài)地調(diào)整I/O阻抗，使其等于外部參考電阻。

軟智力產(chǎn)權(quán)（IP）核心

軟IP核心為設(shè)計(jì)增加了功能和靈活性。由于其靈活性特點(diǎn)，還可利用軟IP核心對(duì)產(chǎn)品進(jìn)行較小的升級(jí)或?qū)υ谠O(shè)計(jì)的生命周期中段進(jìn)行升級(jí)，從而延長(zhǎng)產(chǎn)品生命周期。許多軟核心都可用于Virtex-II ProTM器件。由于具有多達(dá)450萬(wàn)FPGA門(mén)，設(shè)計(jì)人員可在一塊Virtex-II ProTM FPGA器件中集成多種不同的核心。

Gigabit Ethernet MAC、10/100 Ethernet MAC、多種不同的存儲(chǔ)器控制器、ATM Utopia Level 2、總線(xiàn)仲裁器、 I2C、 UART、和SPI等就是Xilinx為Virtex-II ProTM 設(shè)計(jì)提供的IP核心的一些例子。Xilinx公司的System Generator 工具可利用CoreConnect互連總結(jié)架構(gòu)自動(dòng)集成PowerPCTM和選擇并定制的軟外設(shè)。

更大的集成度和更小的尺寸

大多數(shù)印刷電路板都布滿(mǎn)了眾多不同的器件，如存儲(chǔ)器、邏輯器件、微處理器、端接匹配電阻，以及多種其他元器件。Virtex-II ProTM FPGA集成有嵌入式微處理器核心多通道Rocket I/OTM收發(fā)器，再配合豐富的軟IP核心，從而在單個(gè)芯片中即集成了上面提到的多種器件。因此，這大大提高了靈活性、性能，并降低了材料清單成本。

可綜合的軟IP核心可以為設(shè)計(jì)帶來(lái)多種功能，并提高設(shè)計(jì)的靈活性。軟IP解決了許多上市時(shí)間問(wèn)題，還簡(jiǎn)化了設(shè)計(jì)驗(yàn)證。圖1示意出了一個(gè)典型千兆位以太網(wǎng) 路由器的框圖。其中Memery Controller、FPGA、PLD以及Port Controller MAC模塊可以利用Xilinx或其聯(lián)盟IP合作伙伴所提供的軟IP核心代替的數(shù)字器件。

Virtex-II ProTM的可編程特性使嵌入式系統(tǒng)設(shè)計(jì)人員可在整個(gè)開(kāi)發(fā)周期中對(duì)系統(tǒng)進(jìn)行優(yōu)化，并為硬件和軟件設(shè)計(jì)折衷提供了無(wú)與倫比的協(xié)同設(shè)計(jì)靈活性。軟件 /硬件劃分可提供效率最高的解決方案。以軟件方式完成硬件任務(wù)成本較低但速度慢。用硬件來(lái)完成軟件任務(wù)速度快但成本高且效率也不高。Virtex-II平臺(tái)FPGA器件可以在軟件和硬件實(shí)施間實(shí)現(xiàn)實(shí)用的平衡，同時(shí)還可提供基于設(shè)計(jì)規(guī)范和要求的最佳解決方案。

當(dāng)今的許多通信標(biāo)準(zhǔn)和協(xié)議還不成熟，并仍處于持續(xù)的演化進(jìn)行中。在很多情況下ASIC和ASSP解決方案并不適用，因?yàn)樗鼈儾荒茈S著標(biāo)準(zhǔn)的演化而改變。FPGA是這種情況下的理想選擇，因?yàn)樗麄冇锌膳渲玫慕Y(jié)構(gòu)，可以容易地實(shí)現(xiàn)、重新配置和升級(jí)（甚至可通過(guò)因特網(wǎng)）新的標(biāo)準(zhǔn)和協(xié)議。通信系統(tǒng)（或任何具有多種協(xié)議的系統(tǒng)）中存儲(chǔ)的不同協(xié)議也要求內(nèi)置協(xié)議變換功能。Virtex-II ProTM FPGA可以非常好地完成此類(lèi)重要任務(wù)。

更少的電路板器件也意味著需要更小的電路板空間，因此，系統(tǒng)成本中又可節(jié)約每層每平方英寸達(dá)0.22美元的成本。對(duì)于一塊26層的電路板，這意味著每平方英寸平均5.88美元的成本。圖2示意出圖1中可實(shí)現(xiàn)成本/器件節(jié)約的地方。

總結(jié)

Virtex-II ProTM FPGA可在高性能FPGA結(jié)構(gòu)中實(shí)現(xiàn)軟IP核心，具有嵌入式硬微處理器核心、嵌入式Rocket I/O收發(fā)器、豐富的硬件和軟件功能，并有優(yōu)化的嵌入式設(shè)計(jì)工具鏈支持。這些都使得Virtex-II ProTM FPGA可以最有效的方式解決與嵌入式系統(tǒng)設(shè)計(jì)相關(guān)的幾乎所有挑戰(zhàn)。Virtex-II ProTM FPGA可滿(mǎn)足產(chǎn)品上市時(shí)間、在市場(chǎng)生存時(shí)間、性能、成本、系統(tǒng)劃分、靈活性、可重配置能力、工程資源和更短的設(shè)計(jì)周期等所有方面的要求。