新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于PN序列幀的同步分析及FPGA實現

基于PN序列幀的同步分析及FPGA實現

作者: 時間:2012-04-13 來源:網絡 收藏

摘要:闡述了一種導頻疊加的OFDM同步方法,利用具有良好的自相關性PN實現時偏和頻偏估計。在多徑信道條件下,通過Matlab仿真能較好地實現同步。然后利用Altera公司的芯片在QuartusⅡ8.0工具平臺上實現了OFDM同步的硬件設計,最后進行了電路仿真。
關鍵詞:正交頻分復用;同步;現場可編程門陣列;仿真

0 引言
目前正交頻分復用(Orthogonal Frequency Division Multiplering,OFDM)技術已經成為第四代移動通信研究的熱點,同時OFDM同步又是OFDM的關鍵技術,研究OFDM同步技術的目的就是為了防止碼間干擾和載波干擾。當前OFDM同步的算法是根據OFDM原理提出的基于數據符號方法,它的優(yōu)點是捕獲快、精度高,適合分組數據通信,具體的實現是在分組數據包的包頭加一個專門用來做定時、頻偏的OFDM塊?;跀祿査惴ㄓ挚梢苑譃閮深悾夯谟柧毞?導頻碼)的方法和基于循環(huán)前綴(circle prefix,CP)的方法,其中基于PN同步算法又是基于訓練符號的一種。

1 基于PN、符號定時與頻偏估計同步算法
文獻提出了一種導頻疊加的方法,即導頻和OFDM符號相加,利用導頻符號的相關性實現定時和頻偏估計。由于PN序列具有良好的自相關性,可以用PN序列作為導頻符號。

本文引用地址:http://butianyuan.cn/article/190516.htm

a.jpg


圖1顯示了PN序列的加入方法。同步被分為兩步:同步和符號同步。若干個OFDM符號組成一,在每幀的前面插入若干個相同的短符號(訓練符號)用于幀定時和粗頻偏估計。在每個OFDM符號上疊加一段與符號長度相同的PN序列來實現符號定時和精確的頻偏估計。由于PN序列不是直接插入在信息數據之間,因此節(jié)省了系統(tǒng)帶寬,但為了提高同步的效果,PN序列的能量就不能太小,否則會被噪聲和有用信號淹沒,所以這種導頻疊加方法是以增加發(fā)射功率為代價的。
以符號同步為例對算法進行,忽略CP的長度,則接收信號可表示為:
b.jpg
式(1)中c(n)表示PN序列,d(n)是數據序列,n(n)代表AWGN,εf是歸一化頻偏。若c.jpg表示發(fā)送信號的平均功率,ρ代表功率分配系數,則PN序列和數據序列的功率比近似為d.jpg,對于幀同步而言,由于符號中沒有數據序列,所以ρ=1。接收信號和接收端的PN序列求相關得:
e.jpg


上一頁 1 2 3 下一頁

關鍵詞: FPGA 序列 分析

評論


相關推薦

技術專區(qū)

關閉