protel PCB設(shè)計使用手冊

五、電氣規(guī)則檢查

當(dāng)一塊線路板已經(jīng)設(shè)計好，我們要檢查布線是否有錯誤，Protel99 SE提供了很好的檢查工具“DRC” 自動規(guī)則檢查。只要運行“Tools”下的“Design Rlue Check”，計算機會自動將檢查結(jié)果列出來。

六、信號完整性分析

當(dāng)PCB設(shè)計變得更復(fù)雜，具有更高的時鐘速度、更高的器件開關(guān)速度以及高密度，在設(shè)計加工前進行信號的完整性分析變得更尤為重要。

Protel99 SE包含一個高級的信號完整性仿真器，它能分析PCB設(shè)計和檢查設(shè)計參數(shù)的功能，測試過沖、下沖、阻抗和信號斜率要求。如果PCB板任何一個設(shè)計要求(設(shè)計規(guī)則指定的)有問題，可以從PCB運行一個反射或串?dāng)_分析，以確切地查看其情況。

信號完整性仿真使用線路的特性阻抗、通過傳輸線計算、I/O緩沖器宏模型信息，做為仿真的輸入。它是基于快速的反射和串?dāng)_模擬器，采用經(jīng)工業(yè)證實的算法，產(chǎn)生非常精確的仿真。

設(shè)置信號完整性設(shè)計規(guī)則15打開“LCD Controller.ddb”設(shè)計數(shù)據(jù)庫，在“Design Explorer 99SEExamples”目錄下，通過左側(cè)的導(dǎo)航樹，打開“LCD Controller.pcb”文件。設(shè)置信號完整性設(shè)計規(guī)則，測試的描述。必須包含層堆棧規(guī)則。在“Tools”下選擇“Preferences”對話框中的“Signal Integrity”選項，在這個對話框中，顯示了所有元件的標(biāo)號所代表的元件名稱。例如“ R”代表“Resistors”,用“Add”增加，在“Component Type”對話框上，用“R”設(shè)置“Designator Prefix”，在“Component Type”中設(shè)置為“Resistor”,點擊“OK”加入。

重復(fù)上述操作設(shè)置“C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inductor”,當(dāng)我們設(shè)置完成時，點取“OK”退出優(yōu)選項對話框。

從菜單中選擇“DesignRules”，然后按下設(shè)計規(guī)則對話框中的信號完整性鈕。每個規(guī)則包含了該規(guī)則測試的描述。

一旦配置了信號完整設(shè)計規(guī)則，從菜單中選擇“Tools”下的“Design Rule Check”，顯示設(shè)計規(guī)則檢查對話框。按對話框中央的信號完整性按鈕，進行信號完整性設(shè)計規(guī)則檢查。

包含電源網(wǎng)絡(luò)設(shè)計規(guī)則，指定每個電源網(wǎng)絡(luò)和電壓。從“Rule Classes”中選“Overshoot Falling Edge”點擊“Add”,在談出對話框中選擇“Fiter Kind”設(shè)為“Whole Board”,并且改變右側(cè)“Maximum(Volts)”為“0.5”,點取“OK”,存入這條規(guī)則。重復(fù)剛才的步驟，設(shè)置“Undershoot-Falling Edge”，兩個強制信號完整性規(guī)則。

運行設(shè)計規(guī)則檢查“DRC”，然后在“Report”中運行“Signal Integrity”，找到網(wǎng)絡(luò)名為“FRAMA1”，選重這個網(wǎng)絡(luò)，在“Edit”中選“Take Over”從菜單中加入網(wǎng)絡(luò)，對它進行分析。在“Simulation”的“Reflection”菜單下可以觀看波形。我們選種哪一個器件，那個器件的曲線將被點亮。信號完整性分析菜單中還為我們提供消除干擾的方法。