基于FPGA的多路脈沖重復(fù)頻率跟蹤器

隨著高科技的迅速發(fā)展,現(xiàn)代戰(zhàn)爭(zhēng)已經(jīng)不僅是傳統(tǒng)意義戰(zhàn)場(chǎng)上的較量,電子戰(zhàn)已經(jīng)成為決定戰(zhàn)爭(zhēng)勝負(fù)的重要因素之一反輻射導(dǎo)彈在電子戰(zhàn)中扮演著重要的角色,它在戰(zhàn)爭(zhēng)中可以有效地壓制或摧毀敵方武器系統(tǒng)中的雷達(dá),使敵方武器系統(tǒng)失去攻擊能力,取得制空權(quán),發(fā)揮己方的空中優(yōu)勢(shì)在反輻射導(dǎo)彈中引導(dǎo)攻擊目標(biāo)的是雷達(dá)導(dǎo)引頭,它截獲目標(biāo)雷達(dá)的信號(hào)并檢測(cè)出信號(hào)入射角,輸送給導(dǎo)彈控制系統(tǒng),導(dǎo)引導(dǎo)彈跟蹤目標(biāo)直到命中

脈沖重復(fù)頻率(PRF)跟蹤器是雷達(dá)導(dǎo)引頭的重要器件,它的功能是在雷達(dá)導(dǎo)引頭接收到的信號(hào)流中選擇出目標(biāo)信號(hào)在日趨復(fù)雜的電磁環(huán)境下,空間信號(hào)密度已經(jīng)達(dá)到50~100萬(wàn)脈沖/秒,至少相當(dāng)于幾百個(gè)輻射源的總和所以信號(hào)接收機(jī)截獲到的信號(hào)通常是不止一部雷達(dá)的信號(hào),往往包括很多部脈沖重復(fù)頻率跟蹤器就是要在包含多部雷達(dá)的信號(hào)流中選出要截獲的那部雷達(dá)信號(hào),送到后面的信號(hào)處理機(jī)如圖1所示,接收機(jī)收到的信號(hào)包括多部信號(hào),經(jīng)過(guò)脈沖重復(fù)頻率跟蹤器的選擇后只輸出一部信號(hào)送到后續(xù)的信號(hào)處理機(jī) 目前,實(shí)現(xiàn)脈沖重復(fù)頻率跟蹤器的方法主要有三種:純軟方式半軟半硬方式和純硬方式純軟方式用高速DSP完成全部功能,這種方式在現(xiàn)代密集信號(hào)環(huán)境下將影響系統(tǒng)的實(shí)時(shí)性,要想實(shí)現(xiàn)多路信號(hào)的跟蹤需要多個(gè)DSP,這將造成系統(tǒng)體積龐大半軟半硬方式用DSP和硬件電路分別完成一部分功能,和前一種方式有相同的缺點(diǎn)純硬方式用FPGA或CPLD實(shí)現(xiàn)跟蹤信號(hào)的全部功能,具有實(shí)時(shí)性好性能穩(wěn)定的優(yōu)點(diǎn),能滿足目前復(fù)雜電磁環(huán)境的要求,并且集成度高,可以實(shí)現(xiàn)系統(tǒng)的小型化

本文利用FPGA資源豐富易于編程的特點(diǎn)設(shè)計(jì)了純硬方式的脈沖重復(fù)頻率跟蹤器,實(shí)現(xiàn)了在密集信號(hào)環(huán)境下的信號(hào)跟蹤,并且將多路并行的跟蹤器集成在一片FPGA中,簡(jiǎn)化了系統(tǒng)結(jié)構(gòu),縮小了體積

1 脈沖重復(fù)頻率(PRF)跟蹤器原理

1.1 脈沖重復(fù)頻率跟蹤器

為了在密集的信號(hào)流中分離出一部信號(hào),需要知道該信號(hào)的脈沖重復(fù)頻率以及脈沖重復(fù)周期(PRI)類型,這部分工作通常由雷達(dá)偵察系統(tǒng)或反輻射導(dǎo)彈的信號(hào)預(yù)處理器來(lái)完成脈沖重復(fù)頻率是識(shí)別雷達(dá)的一個(gè)重要參數(shù),因?yàn)樗抢走_(dá)最具特征的信號(hào)參數(shù)所說(shuō)的最具特征,是指雷達(dá)的性能受其所使用的脈沖重復(fù)頻率的影響很大,例如對(duì)于常規(guī)雷達(dá)來(lái)說(shuō),脈沖重復(fù)頻率的數(shù)值決定了雷達(dá)的最大無(wú)模糊距離和最大無(wú)模糊徑向速度脈沖重復(fù)周期(PRI)是脈沖重復(fù)頻率的倒數(shù),其類型大致可分為三種:固定跳變和參差固定PRI信號(hào)的各個(gè)脈沖之間的間隔是恒定的;如果把信號(hào)的PRI加上人為的隨機(jī)跳變就構(gòu)成了跳變PRI信號(hào),其PRI的變化值可達(dá)脈沖重復(fù)周期平均值的15%;參差PRI信號(hào)由多個(gè)間隔不同的脈沖組成一個(gè)信號(hào)序列幀,各脈沖重復(fù)周期的總和稱為幀周期,幀周期之間的小間隔稱為小周期,一般幀周期是固定的

根據(jù)以上分析,為了實(shí)現(xiàn)各種PRI類型信號(hào)的實(shí)時(shí)跟蹤,在FPGA中設(shè)計(jì)了脈沖重復(fù)頻率跟蹤器電路,其原理圖如圖2所示

由圖2可見(jiàn),跟蹤器包括重復(fù)周期寄存器0~7參差寄存器輸出波門寄存器以及重復(fù)周期計(jì)數(shù)器輸出波門計(jì)數(shù)器輸出控制器等單元其中,參差寄存器存儲(chǔ)參差PRI信號(hào)的小周期數(shù),即參差數(shù);重復(fù)周期寄存器0~7存儲(chǔ)信號(hào)的各個(gè)重復(fù)周期由于目前參差雷達(dá)一般不超過(guò)8參差數(shù),所以重復(fù)周期寄存器有8個(gè)即可,參差寄存器儲(chǔ)存的參差數(shù)控制各個(gè)重復(fù)周期寄存器例如參差數(shù)等于3,則只有0~2號(hào)重復(fù)周期寄存器有效,其余5個(gè)無(wú)用若參差數(shù)等于1,則只有0號(hào)重復(fù)周期寄存器有效,這相當(dāng)于固定PRI信號(hào)的情況輸出波門寄存器存儲(chǔ)的是波門寬度,其值主要由跳變PRI信號(hào)的變化量決定若變化量大,則輸出波門寬度也要大,這樣才能選中要截獲的信號(hào)數(shù)值關(guān)系可表示為:波門寬度=PRI變化量+脈沖寬度+常量A常量A為調(diào)整參數(shù),可根據(jù)調(diào)試情況決定重復(fù)周期計(jì)數(shù)器是跟蹤器的核心器件,它根據(jù)信號(hào)脈沖的到達(dá)與否決定何時(shí)開(kāi)始計(jì)數(shù),計(jì)數(shù)周期是重復(fù)周期寄存器中的值,各個(gè)有效的重復(fù)周期寄存器的存儲(chǔ)值循環(huán)采用其輸出送到輸出波門計(jì)數(shù)器,后者根據(jù)輸出波門寄存器中的值確定波門的寬度輸出控制器是主要的邏輯控制單元,控制整個(gè)跟蹤器的工作輸出控制器的功能還包括判斷信號(hào)是否截獲成功信號(hào)是否丟失等

1.2 信號(hào)濾波器

各種電子對(duì)抗設(shè)備數(shù)目的急劇增加使雷達(dá)導(dǎo)引頭系統(tǒng)處于高度密集的信號(hào)環(huán)境中,脈沖重復(fù)頻率跟蹤器的實(shí)時(shí)性受到考驗(yàn)基于以上考慮,在跟蹤器的前端設(shè)計(jì)了信號(hào)濾波器,對(duì)信號(hào)脈沖流進(jìn)行稀釋,減輕跟蹤器的壓力信號(hào)濾波器的原理圖如圖3所示

信號(hào)濾波器的核心是關(guān)聯(lián)比較器,FPGA為關(guān)聯(lián)比較器的實(shí)現(xiàn)提供了便利條件本系統(tǒng)中采用了兩路關(guān)聯(lián)比較器,一路用于信號(hào)載頻濾波,一路用于信號(hào)脈寬濾波由圖3可見(jiàn),只有載頻和脈寬都在一定的范圍之內(nèi)的信號(hào)才能通過(guò)濾波器,即對(duì)信號(hào)進(jìn)行了篩選在現(xiàn)代復(fù)雜電磁環(huán)境下,載頻和脈寬都比較接近的信號(hào)是相當(dāng)多的,同時(shí)比較器的上下限不能取得過(guò)于接近,這樣濾波器的輸出就不只限于一部信號(hào),即使這樣也極大地稀釋了信號(hào)流這種稀釋過(guò)的信號(hào)流送到跟蹤器,有助于提高跟蹤器的實(shí)時(shí)性,更利于成功地截獲信號(hào)