利用FPGA實現(xiàn)與DS18B20的通信功能

DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達(dá)0.0625℃，被測溫度用符號擴(kuò)展的16位數(shù)字量方式串行輸出。

一線式(1-WIRE)串行總線是利用1條信號線就可以與總線上若干器件進(jìn)行通信。具體應(yīng)用中可以利用微處理器的I/O端口對DS18B20直接進(jìn)行通信，也可以通過現(xiàn)場可編程門陣列(FPGA)等可編程邏輯器件(PLD)實現(xiàn)對1-WIRE器件的通信。

本文介紹利用ACTEL公司的ProASICplus系列FPGA實現(xiàn)與DS18B20的通信功能。FPGA可以將讀出DS18B20的48位ID號和12位溫度測量結(jié)果保存在內(nèi)部寄存器中，微處理器可以隨時快速地從FPGA寄存器中讀取這些信息。

一般在使用DS18B20時往往采用微處理器的I/O端口實現(xiàn)與該器件的通信，這種方法雖然比較容易和方便，但是，因為DS18B20的一線式串行總線對時序要求比較嚴(yán)格，因此，為了保證與DS18B20的通信可靠性，微處理器與DS18B20通信時需要采用關(guān)閉中斷的辦法，以防止操作時序被中斷服務(wù)破壞。

利用FPGA實現(xiàn)與DS18B20通信不存在被迫關(guān)閉中斷的情況，可以滿足對實時性要求嚴(yán)格的應(yīng)用要求。

2 ProASICplus系列FPGA簡介

ProASICplus系列FPGA是ACTEL公司推出的基于Flash開關(guān)編程技術(shù)的現(xiàn)場可編程門陣列，包括從7．5萬門的APA075型到100萬門的APAl000型，具有高密度、低功耗、非易失、含有嵌入式RAM及可重復(fù)編程等特點。

因為ProASICplus系列FPGA基于Flash技術(shù)，利用Flash開關(guān)保存內(nèi)部邏輯，因此不需要另外的器件。由于不需要上電配置過程，因此具備上電就立即工作的特點。不用配置器件，系統(tǒng)的保密性提高。

筆者在電力監(jiān)控的產(chǎn)品中利用APA150型FPGA實現(xiàn)了邏輯控制、A/D采樣控制和FIFO存儲等功能，并利用剩余的資源實現(xiàn)了DS18B20的通信功能。APA150在整個系統(tǒng)中充當(dāng)協(xié)處理器，使主CPU從繁重的實時處理中解脫出來。

3 DS18B20簡介

3．1內(nèi)部結(jié)構(gòu)

DS18B20的內(nèi)部結(jié)構(gòu)如圖1所示，主要由以下幾部分組成：64位ROM、溫度傳感器、非揮發(fā)的溫度報警觸發(fā)器TH(溫度高)和TL(溫度低)、配置寄存器、暫存寄存器(SCRATCHPAD)、存儲器控制邏輯。DQ為數(shù)字信號輸入/輸出端。

ROM中的64(8位產(chǎn)品家族編號、48位ID號、8位CRC)位序列號是出廠前刻好的，這64位序列號具有惟一性，每個DS18B20的64位序列號均不相同。

8位CRC生成器可以完成通信時的校驗。

暫存寄存器有9個字節(jié)，包含溫度測量結(jié)果、溫度報警寄存器、CRC校驗碼等內(nèi)容。

3.2操作步驟

對DS18B20的操作分為3個步驟：初始化、ROM命令和DS18B20功能命令。

3.2.1初始化

FPGA要與DS18B20通信，首先必須完成初始化。FPGA產(chǎn)生復(fù)位信號，DS18B20返回響應(yīng)脈沖。

3.2.2ROM命令

該步驟完成FPGA與總線上的某一具體DS18B20建立聯(lián)系。ROM命令有搜尋ROM(SEARCH ROM)、讀ROM(READ ROM)、匹配ROM(MATCH ROM)、忽略ROM(SKIP ROM)、報警查找等命令(ALARM SEARCH)。

這里，F(xiàn)PGA只連接1個DS18B20，因此只使用讀ROM命令，來讀取DS18B20的48位ID號。

3.2.3?DS18B20功能命令

FPGA在該步驟中完成溫度轉(zhuǎn)換(CONVERTT)、寫暫存寄存器(WRITE SCRATCHPAD)、讀暫存寄存器(READ SCRATCHPAD)、拷貝暫存寄存器(COPYSCRATCHPAD)、裝載暫存器寄存器(RECALL E2)、讀供電模式命令(READ POWER SUPPLY)。

文中不用溫度報警功能，因此在本步驟中只需完成溫度轉(zhuǎn)換，然后通過讀暫存寄存器命令完成溫度轉(zhuǎn)化的結(jié)果。

3.3操作時序

2所示。從時序圖中可以看出，對DS18B20的操作時序要求比較嚴(yán)格。利用FPGA可以實現(xiàn)這些操作時序。