PROTEL99經(jīng)典層次電路圖設(shè)計(jì)方法介紹

1.層次電路圖的結(jié)構(gòu)分析

　　對于一個(gè)大型的電路設(shè)計(jì)，可以稱它為項(xiàng)目。大型項(xiàng)目不可能將所有的電路圖畫在一張圖紙上，更不可能由一個(gè)人單獨(dú)完成。通常將這種很龐大的設(shè)計(jì)項(xiàng)目劃分為很多的功能模塊，由不同的設(shè)計(jì)人員分別完成，然后通過層次電路圖把整個(gè)設(shè)計(jì)綜合到一起。這樣可以大大提高設(shè)計(jì)速度，做到多層次模塊化并行設(shè)計(jì)。

　　層次電路圖的設(shè)計(jì)中，信號(hào)的傳遞主要靠放置電路方塊圖、方塊進(jìn)出點(diǎn)和電路輸入輸出點(diǎn)(統(tǒng)稱頁間連接符)來實(shí)現(xiàn)。這三者之間有著密切的聯(lián)系，要做層次設(shè)計(jì)首先要理解這三者的關(guān)系。同時(shí)要區(qū)分開電路進(jìn)出點(diǎn)與網(wǎng)絡(luò)名稱的關(guān)系。

　　圖一:電路方塊圖、方塊進(jìn)出點(diǎn)、電路輸入輸入點(diǎn)與網(wǎng)絡(luò)名稱的關(guān)系

　　圖中：1，為方塊進(jìn)出點(diǎn)

　　2，為電路輸入輸出點(diǎn)

　　3，為網(wǎng)絡(luò)名稱

　　上圖為一張層次電路圖結(jié)構(gòu)說明，LAYER1代表最上層的總SCH模塊圖，LAYER2代表第二層SCH分頁圖，也就是LAYER1里面的電路方塊圖分頁。

　　只要有電路方塊圖，則必定有與之相對應(yīng)的電路圖存在(且必須在同一個(gè)文件夾下)，并且電路方塊圖中必須有方塊進(jìn)出點(diǎn)，同時(shí)此電路方塊圖對應(yīng)的電路圖中必須有相同名稱的輸入輸出點(diǎn)與之相對應(yīng)(如圖中左邊兩條藍(lán)線所表示的A1、A2點(diǎn))。

　　在電路方塊圖與其多代表的分頁原理圖中，同名的頁間連接符(即方塊圖進(jìn)出點(diǎn)和分頁電路圖中的輸入輸出點(diǎn))被指定為相互連接的，而不管網(wǎng)絡(luò)名稱是否相同，如左邊兩條藍(lán)線所表示。

　　注意此處與網(wǎng)絡(luò)名稱的區(qū)別!

　　在一張?jiān)韴D中，具有相同網(wǎng)絡(luò)名稱的線路被認(rèn)為是相互連接的(電路輸入輸出點(diǎn)有同樣功能)，但范圍僅限于這一張圖紙中，如果一個(gè)項(xiàng)目里的兩張圖紙中出現(xiàn)相同的網(wǎng)絡(luò)名稱，則系統(tǒng)會(huì)報(bào)告有重復(fù)網(wǎng)絡(luò)的錯(cuò)誤(NET ALREADY EXIST)。而頁間連接符則可以用于上下層圖頁之間的電氣連接。所以不同的圖頁之間一定要用頁間連接符來連接。不要出現(xiàn)圖中“4”位置所表示的情況。

　　上圖LAYER1中的A1點(diǎn)的網(wǎng)絡(luò)名稱雖然和LAYER2A中的A2點(diǎn)相同，但是由于是處于不同圖頁中，且沒有頁間連接符連接，所以它們之間沒有聯(lián)系。但是在實(shí)際設(shè)計(jì)時(shí)最好不要這樣命名，以免出現(xiàn)混亂。應(yīng)該按照右邊的藍(lán)色線條表示的方式命名。

　　二 層次原理圖設(shè)計(jì)方法

　　層次原理圖的設(shè)計(jì)方法有兩種：

　　1.自上而下的設(shè)計(jì)方法：

　　顧名思義，自上而下設(shè)計(jì)就是說先繪制最上層的原理圖，也就是總的模塊連接結(jié)構(gòu)圖，然后在向下一級分別繪制各個(gè)模塊的原理圖。此方法適用于展開一個(gè)全新的設(shè)計(jì)，從上往下一級一級完成設(shè)計(jì)。

　　2.自下而上的設(shè)計(jì)方法：

　　自下而上的設(shè)計(jì)就是指先繪制各個(gè)模塊的原理圖，或者說有全部或部分的模塊圖已經(jīng)繪制完成。然后在繪制上層總的模塊連接結(jié)構(gòu)圖。

　　兩種方法的結(jié)果相同，只是中間的操作過程有些差異。

　　1.自上而下的設(shè)計(jì)步驟：

　　1.新建一個(gè)SCH設(shè)計(jì)文件(總模塊圖)

　　2.放置電路方塊圖(PLACE-SHEET SYMBOL)-TAB-定義文件名(FILE NAME)

　　注意此處的FILE NAME項(xiàng)目非常重要，定義完成后不要隨便改動(dòng)，因?yàn)槭撬付朔綁K圖尋找下層分頁圖的路徑，如果方塊圖的FILE NEMA和下層分頁圖的文件名不對應(yīng)，那么生成網(wǎng)絡(luò)的時(shí)候?qū)?huì)丟失整個(gè)分頁模塊。整個(gè)項(xiàng)目準(zhǔn)備劃分幾個(gè)模塊就放置幾個(gè)方塊圖。

　　3.放置方塊圖進(jìn)出點(diǎn)(PLACE-ADD SHEET ENTRY)

　　放置各個(gè)模塊之間需要連接的網(wǎng)絡(luò)連接點(diǎn)，可以是單線或總線。

　　4.放置外部元件并連接各部分網(wǎng)絡(luò)。

　　5.※生成分頁原理圖(DESIGN-CREATE SHEET FROM SYMBOL)

　　點(diǎn)擊想要生成的方塊圖，則系統(tǒng)自動(dòng)根據(jù)方塊圖的FILE NAME生成文件名對應(yīng)的原理圖，且原理圖中會(huì)自動(dòng)產(chǎn)生與方塊圖名稱相同的電路輸入輸出點(diǎn)。

　　6.完成分頁原理圖繪制。

　　7.當(dāng)全部的分頁都繪制完成后，便可以在總模塊圖中生成網(wǎng)絡(luò)表，或UPDATE PCB。

　　2.自下而上的設(shè)計(jì)步驟：

　　1.首先建立所有的分頁原理圖并完成繪制工作。

　　2.放置分頁圖電路輸入輸出點(diǎn)(PLACE-ADD SHEET ENTRY)

　　3.新建一個(gè)SCH設(shè)計(jì)文件(總模塊圖)

　　4.※在總模塊圖中生成分頁原理圖的電路方塊(DESIGN-CREATE SYMBOL FROM SHEET)

　　在彈出的對話框中依次選擇繪制好的分頁圖，然后放置于模塊圖適當(dāng)位置。

　　5.放置外部元件并連接各部分網(wǎng)絡(luò)。

　　6.當(dāng)外部網(wǎng)絡(luò)繪制完成后，便可以在總模塊圖中生成網(wǎng)絡(luò)表，或UPDATE PCB。