用CPLD創(chuàng)建具有彈性指令集的微控制器

指令集

指令集也非常類似。但是對PicoBlaze等CPLD軟核微控制器來說，指令集是可變化的。比如設(shè)計(jì)工程師可以根據(jù)規(guī)范要求增加或刪除指令。表3是AVR RISC微控制器和CPLD PicoBlaze軟核微控制器之間的比較。

目前交付的PicoBlaze支持49條指令，可以在任何幾個(gè)CoolRunner-II CPLD中操作。希望支持的指令品種以及架構(gòu)版本的選擇都會影響PicoBlaze的運(yùn)行速度。

例如，在全指令集和所有指令都保持在CPLD外的情況下所能達(dá)到的最高性能是30MHz，但通過流線型處理指令集或程序可以將性能提高3倍，即 90MHz。事實(shí)上，PicoBlaze微控制器架構(gòu)充分利用了CoolRunner-II的2個(gè)關(guān)鍵特性，即高執(zhí)行速度和低功耗。

增加或刪除指令

PicoBlaze微處理器軟核的優(yōu)勢在于具有增加或刪除指令的能力。

例如，只需從VHDL中注釋掉指令就可以完成指令集中指令的調(diào)整。如果需要的話，人們還能把它們從匯編器中去掉，但通常是不要求這樣做的。如果某些應(yīng)用能夠利用目前提供的這些指令外的其它重要指令，那么還可以增加指令。因此刪除和添加指令都是可行的。大多數(shù)編程人員在日常編程中用到的指令數(shù)大概是 20條。選擇最常用的20條，把剩余的刪掉，然后再進(jìn)行編程。如果設(shè)計(jì)工程師發(fā)現(xiàn)了一個(gè)瓶頸型“內(nèi)部環(huán)路”，并能從專門為該指定任務(wù)定制的單個(gè)指令中受益，那就能夠編寫出以硬件速度運(yùn)行的VHDL程序。記住，PicoBlaze微控制器能夠利用處理器內(nèi)部的雙邊沿觸發(fā)器在兩個(gè)時(shí)鐘邊沿完成運(yùn)算。

DSP例子

為了描述PicoBlaze架構(gòu)的適應(yīng)能力，讓我們看一個(gè)DSP的例子。代碼到“位-反轉(zhuǎn)總線(bit-reverse a bus)”是快速傅里葉變換中的一項(xiàng)基本操作。作為基本算法中的一個(gè)關(guān)鍵步驟，數(shù)據(jù)一般從地址總線上驅(qū)動輸出。用“標(biāo)準(zhǔn)”指令完成這一操作需要多條“屏蔽與翻轉(zhuǎn)”命令，極易形成處理瓶頸。

表4給出了極象匯編類步驟的基本操作來顯示寄存器內(nèi)容。算法的起始是帶A-H標(biāo)簽的一字節(jié)數(shù)據(jù)。該字節(jié)首先在內(nèi)部完成交換 (4次翻轉(zhuǎn))，然后再用布爾“與/或”將內(nèi)部位轉(zhuǎn)移到目標(biāo)寄存器，從而生成結(jié)果，一次2個(gè)位。這樣處理一遍后，會在最終寄存器中形成求反的原始內(nèi)容。根據(jù)具體算法的不同，大概需要12到18條指令。在這種情況下，設(shè)計(jì)工程師不用增加指針和計(jì)數(shù)器等環(huán)路管理開銷就可以完成這一任務(wù)。

如圖4所示，在VHDL中增加了“翻轉(zhuǎn)”指令，設(shè)計(jì)經(jīng)過再編譯，“重新布線”的處理器就增加了這條關(guān)鍵指令。該方法用合成工具再布線手段可以將許多指令“擠壓”進(jìn)某些門中。這些多位級操作可以歸結(jié)為簡單的CPU再布線，并且最為重要的是合成器正確工作了。

指令增強(qiáng)

前面討論的是指令集優(yōu)化，不過功能增強(qiáng)也是可以的。請記住，許多微控制器包含有板上功能模塊，這些模塊除了指令集外還另有用途。例如，許多8位微控制器包含內(nèi)部的外圍設(shè)備計(jì)數(shù)器或定時(shí)器、中斷控制器和DMA電路。對PicoBlaze來說，只要在芯片內(nèi)部增加合適的外圍設(shè)備功能集就可以了，具體取決于所選擇的CoolRunner-II CPLD的密度。表5針對不同的附加功能給出了宏單元運(yùn)用的一些評估。

性能改進(jìn)

提升設(shè)計(jì)性能的經(jīng)典方法是進(jìn)行適當(dāng)?shù)?ldquo;調(diào)整”。觀察處理器的性能行為，識別處理器耗費(fèi)時(shí)間的地方，發(fā)現(xiàn)處理器在做什么，然后提出最佳的操作組合來改進(jìn)性能。最后實(shí)現(xiàn)新版的架構(gòu)和/或代碼并進(jìn)行再次評估。

實(shí)現(xiàn)架構(gòu)或代碼的方法之一是采用CoolRunner-II設(shè)計(jì)套件。許多目標(biāo)設(shè)計(jì)都能適合駐留在板上的256-宏單元 XC2C256。板上還留有空閑的引腳位置，可以用來增加64-宏單元XC264，其信號已經(jīng)與XC256連接在一起了。在64宏單元CPLD中簡單構(gòu)筑一個(gè)帶計(jì)數(shù)器和定時(shí)器的小型硬件性能監(jiān)示器就可以定時(shí)256宏單元CPLD中不同的代碼部分，并報(bào)告執(zhí)行時(shí)間。這樣，通過檢查地址空間和定時(shí)的行為，設(shè)計(jì)工程師就可以知道完成各種任務(wù)所需的時(shí)間。

PicoBlaze交叉匯編器

如前所述，PicoBlaze交叉匯編器具有完好的歸檔資料，因此PicoBlaze設(shè)計(jì)文件中早已存在匯編代碼與VHDL 之間的直接對應(yīng)關(guān)系。編譯器是用ANSI-C編寫的，并在微軟的匯編器上匯編。該交叉匯編器具有高度的移植性，支持多種輸出文件類型。例如，它能產(chǎn)生二進(jìn)制輸出文件，可以英特爾的hex格式裝載進(jìn)外部EPROM。它也能產(chǎn)生適合VHDL仿真器使用的主要建模文件。設(shè)計(jì)工程師可以用高速仿真功能立即分析匯編器產(chǎn)生的代碼，從而了解代碼的功能和效率。然后將代碼下載到CoolRunner-II設(shè)計(jì)套件中，就可以看到它們正按期望的值正確工作。