新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > Allegro布線規(guī)則的設(shè)置說明

Allegro布線規(guī)則的設(shè)置說明

作者: 時(shí)間:2011-12-30 來源:網(wǎng)絡(luò) 收藏

PCB布線經(jīng)常會(huì)要求對重要的信號(hào)線進(jìn)行規(guī)則的設(shè)置。的設(shè)置通常包括線寬和線距兩大部分。下面就以一主板Layout guide為例部分說明之。

本文引用地址:http://butianyuan.cn/article/190862.htm

1. 首先是對整板未定義線規(guī)則的設(shè)置,如下表所示:

Net NameWidthSpacingNet Group
Non-special Signal Inner layer: 4
Outer layer: 5
Inner layer: 4
Outer layer: 5


選擇 打開set standard values



這里規(guī)定了Default line 在outer layer(TOP)和inner layer(INT1)中的line width 和pad to pad 的間距。

2. 接下來設(shè)置HOST 部分,見下表要求:

Net NameWidthSpacingSpace with other
signal
Net Group
FSB SignalsInner layer: 4
Outer layer: 5
8/10 20HOST

首先將屬于此網(wǎng)絡(luò)的所有net 定義為同一組,即BUS NAME=HOST
選擇Edit-Properties 并在右側(cè)的當(dāng)前命令欄中點(diǎn)擊More 打開Find by name or property 窗口,ok


這樣就可以得到下面的窗口:


上一頁 1 2 下一頁

關(guān)鍵詞: Allegro 布線規(guī)則

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉