基于CPLD的簡易數(shù)字頻率計(jì)的設(shè)計(jì)

2．2．1 控制電路模塊
為實(shí)現(xiàn)控制功能，控制電路模塊需輸出三個(gè)信號(hào)：一是允許對(duì)被測信號(hào)計(jì)數(shù)的計(jì)數(shù)信號(hào)CNT-EN；二是將前1 s計(jì)數(shù)器的計(jì)數(shù)值存入鎖存器的鎖存信號(hào)LOAD；三是為下一個(gè)周期計(jì)數(shù)做準(zhǔn)備的計(jì)數(shù)器清零信號(hào)RST-CNT。上述三個(gè)信號(hào)產(chǎn)生的順序是：先提供計(jì)數(shù)信號(hào)，這種信號(hào)使計(jì)數(shù)器在1 s內(nèi)計(jì)數(shù)，即周期為2 s的信號(hào)；接著是提供鎖存信號(hào)，這種信號(hào)對(duì)計(jì)數(shù)值進(jìn)行鎖存，與計(jì)數(shù)信號(hào)反向；最后是發(fā)出清零信號(hào)，這種信號(hào)可對(duì)計(jì)數(shù)器清零。計(jì)數(shù)器清零結(jié)束后又可重新計(jì)數(shù)，計(jì)數(shù)進(jìn)入第二個(gè)周期?？刂齐娐纺K實(shí)際上是一個(gè)控制器，它需要一個(gè)周期為1 s的信號(hào)作為產(chǎn)生并控制控制器輸出的時(shí)基信號(hào)CLKK。控制電路模塊中各信號(hào)符號(hào)及端口功能如圖3所示。

2．2．2 計(jì)數(shù)電路模塊
計(jì)數(shù)電路模塊將對(duì)被測信號(hào)進(jìn)行十進(jìn)制計(jì)數(shù)。它雖然由6個(gè)十進(jìn)制計(jì)數(shù)器組成，但采用CPLD后，設(shè)計(jì)時(shí)只要先制作單個(gè)十進(jìn)制計(jì)數(shù)器，然后再將多個(gè)結(jié)構(gòu)相同的單個(gè)十進(jìn)制計(jì)數(shù)器在CPLD內(nèi)部進(jìn)行連接就可組合成一個(gè)完整的計(jì)數(shù)電路模塊。為實(shí)現(xiàn)其功能，十進(jìn)制計(jì)數(shù)器需要設(shè)置三個(gè)輸入端：即被測信號(hào)輸入端CLK、計(jì)數(shù)器狀態(tài)清零端RST和計(jì)數(shù)器工作使能端ENA。
需要設(shè)置四個(gè)輸出端，即OUTY[0]，OUTY[1]，OUTY[2]和OUTY[3]，由這四個(gè)輸出端輸出4位二進(jìn)制代碼來表示十進(jìn)制數(shù)。同時(shí)，還需要設(shè)置進(jìn)位輸出端COUNT。需要設(shè)置四個(gè)輸出端，即OUTY[0]，OUTY[1]，OUTY[2]和OUTY[3]，由這四個(gè)輸出端輸出4位二進(jìn)制代碼來表示十進(jìn)制數(shù)。同時(shí)，還需要設(shè)置進(jìn)位輸出端COUNT。設(shè)置進(jìn)位輸出端COUNT是因?yàn)閱蝹€(gè)十進(jìn)制計(jì)數(shù)器只能表示被測信號(hào)頻率在個(gè)、十、百、千等位中的一個(gè)數(shù)位的數(shù)據(jù)。被測信號(hào)的頻率是從個(gè)位計(jì)數(shù)器開始計(jì)數(shù)的，被測信號(hào)變化一次，個(gè)位計(jì)數(shù)器輸出加1，當(dāng)被測信號(hào)變化10次時(shí)，個(gè)位計(jì)數(shù)器輸出為0，而十位計(jì)數(shù)器輸出加1，當(dāng)十位計(jì)數(shù)器計(jì)滿10次時(shí)，十位計(jì)數(shù)器輸出為0，而百位計(jì)數(shù)器輸出加1，依次類推，直至千位、萬位或更高位。上述十進(jìn)制計(jì)數(shù)器都是滿10進(jìn)1，且進(jìn)位時(shí)計(jì)數(shù)器清零并重新計(jì)數(shù)。計(jì)數(shù)電路模塊中的單個(gè)計(jì)數(shù)器符號(hào)及端口功能如圖4所示。