新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 一種基于CPLD的超聲波測(cè)厚系統(tǒng)的設(shè)計(jì)

一種基于CPLD的超聲波測(cè)厚系統(tǒng)的設(shè)計(jì)

作者: 時(shí)間:2011-09-13 來(lái)源:網(wǎng)絡(luò) 收藏


4 測(cè)厚程序設(shè)計(jì)
由于本采用的是12位輸出的ADC574模數(shù)轉(zhuǎn)換器,所以可保證很高的測(cè)厚精度,本超聲測(cè)厚儀采用VerilogHD編程實(shí)現(xiàn)數(shù)據(jù)采集處理模塊門,它的軟件實(shí)現(xiàn)方法如圖4所示,測(cè)量的過(guò)程如下。

本文引用地址:http://butianyuan.cn/article/191011.htm

d.jpg


(1)儀器上電,進(jìn)入測(cè)量狀態(tài),CPU首先對(duì)進(jìn)行初始化,使計(jì)數(shù)器及鎖存器清零,等待CPU的發(fā)射請(qǐng)求。
(2)若接收到CPU的發(fā)射請(qǐng)求,CPLD產(chǎn)生一個(gè)幾百納秒的觸發(fā)信號(hào),開(kāi)通高壓電路,激勵(lì)探頭產(chǎn)生超聲波,同時(shí)啟動(dòng)計(jì)數(shù)器開(kāi)始計(jì)數(shù)。根據(jù)測(cè)厚儀1~300 mm的測(cè)量范圍,采用軟件自帶的一個(gè)16位計(jì)數(shù)器即可涵蓋所需要的測(cè)量范圍。如果CPLD的資源比較緊張,還可以用VerilogHDL語(yǔ)言設(shè)計(jì)一個(gè)合適位數(shù)的計(jì)數(shù)器(例如12位計(jì)數(shù)器),以達(dá)到合理利用資源的效果。
(3)如果CPLD在合理的時(shí)間內(nèi)未接收到回波信號(hào),則回波有效標(biāo)志位為0,鎖存器里的數(shù)據(jù)無(wú)效,CPU不讀取。當(dāng)CPLD接收到回波信號(hào)時(shí),還需對(duì)接收的回波信號(hào)做寬度檢測(cè),僅當(dāng)回波寬度在合理范圍內(nèi),才認(rèn)為是有效的,回波寬度檢測(cè)是為了避免由于探頭藕合不良而引起讀數(shù)不準(zhǔn)確的情況。
(4)CPLD檢測(cè)到有效回波時(shí),鎖存回波從發(fā)射到接收所用的時(shí)間、回波的前沿及后沿等相關(guān)信息,回波有效標(biāo)志位置1,CPU讀取所需的信息。值得注意的是,在超聲測(cè)厚儀回波的數(shù)據(jù)采集中,只檢測(cè)回波的前、后沿,根據(jù)對(duì)稱性計(jì)算出其中點(diǎn),而不必花費(fèi)更多的資源計(jì)算其峰值。這樣做使儀器的結(jié)構(gòu)更簡(jiǎn)單,體積更小巧,功耗也較低。本程序進(jìn)行連續(xù)采集256次數(shù)據(jù)累加求厚度的平均值,再進(jìn)行十六進(jìn)制到十進(jìn)制的轉(zhuǎn)換,顯示出十進(jìn)制的厚度值。

5 結(jié)束語(yǔ)
超聲測(cè)厚儀中應(yīng)用低功耗CPLD,可降低產(chǎn)品的生產(chǎn)成本,提高的可靠性,縮小設(shè)計(jì)的物理體積,靈活性更好,而且在滿足測(cè)量精度的前提下,大大降低了儀器整體的靜態(tài)功耗。本系統(tǒng)的結(jié)論:
(1)本系統(tǒng)探頭及測(cè)厚不受工件形狀厚薄限制,靈敏度高。
(2)本系統(tǒng)性能指標(biāo)達(dá)到如下數(shù)值:
探傷靈敏度余量>=46 dB;
垂直線性誤差=5%;
水平線性誤差=1%;
衰減精度每12 dB±0.6;
分辯率>=22 dB;
動(dòng)態(tài)范圍>=32 dB;
測(cè)厚精度0.05 mm。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉