IRIG-B碼對(duì)時(shí)方式在繼電保護(hù)裝置中的應(yīng)用

摘要：隨著變電站自動(dòng)化技術(shù)的發(fā)展，對(duì)變電站內(nèi)時(shí)間的精確和統(tǒng)一提出了更高的要求。本文提出了一種采用IRIG-B時(shí)間碼來時(shí)時(shí)的方案。在這種對(duì)時(shí)方案中，每個(gè)變電站只安裝一個(gè)GPS接收裝置，利用RS422／485總線傳輸IRIG-B碼，保護(hù)裝置對(duì)IRIG-B碼解碼器后，來設(shè)置自己的時(shí)間。本文還詳細(xì)介紹了IRIG-B碼的概念和原理以及用CPLD實(shí)現(xiàn)IRIG-B碼解碼器的設(shè)計(jì)思想和實(shí)現(xiàn)方法。IRIG-B碼時(shí)時(shí)方式簡(jiǎn)化了回路設(shè)計(jì)，并且能夠可靠地提供精確的時(shí)間信息，必將在電力系統(tǒng)中得到廣泛的應(yīng)用。
關(guān)鍵詞：IRIG-B時(shí)間碼；繼電保護(hù)；對(duì)時(shí)；CPLD

時(shí)間的精確和統(tǒng)一是變電站自動(dòng)化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動(dòng)化設(shè)備(如故障錄波器、繼電保護(hù)裝置、RTU微機(jī)監(jiān)控系統(tǒng)等)采用統(tǒng)一的時(shí)間基準(zhǔn)，在發(fā)生事故時(shí)，才能根據(jù)故障錄波數(shù)據(jù)，以及各開關(guān)、斷路器動(dòng)作的先后順序和準(zhǔn)確時(shí)間，對(duì)事故的原因、過程進(jìn)行準(zhǔn)確分析。統(tǒng)一精確的時(shí)間是保證電力系統(tǒng)安全運(yùn)行，提高運(yùn)行水平的一個(gè)重要措施。全球定位系統(tǒng)(GPS)的出現(xiàn)為實(shí)現(xiàn)這些需求提供了可能。
基于GPS的對(duì)時(shí)方式有3種：1)脈沖對(duì)時(shí)方式；2)串行口對(duì)時(shí)方式；3)IRIG-B時(shí)間編碼對(duì)時(shí)方式。脈沖對(duì)時(shí)和串行口對(duì)時(shí)各有優(yōu)缺點(diǎn)，前者精度高但是無法直接提供時(shí)間信息，而后者對(duì)時(shí)精度比較低。IRIG-B碼對(duì)時(shí)方式兼顧了兩者的優(yōu)點(diǎn)，是一種精度很高并且又含有絕對(duì)的精確時(shí)間信息的對(duì)時(shí)方式，采用IRIC-B碼對(duì)時(shí)，就不再需要現(xiàn)場(chǎng)總線的通信報(bào)文對(duì)時(shí)，也不再需要GPS輸出大量脈沖節(jié)點(diǎn)信號(hào)。國(guó)家電網(wǎng)公司發(fā)布的技術(shù)規(guī)范中明確要求新投運(yùn)的需要授時(shí)的變電站自動(dòng)化系統(tǒng)間隔層設(shè)備，原則上應(yīng)采用IRIG-B碼(DC)方式實(shí)現(xiàn)對(duì)時(shí)。

1 繼電保護(hù)裝置對(duì)時(shí)方案
一個(gè)變電站內(nèi)配置一套時(shí)間同步系統(tǒng)，該時(shí)間同步系統(tǒng)可由一面或多面時(shí)鐘裝置屏組成。時(shí)問同步系統(tǒng)的結(jié)構(gòu)可采用主從式或主備式結(jié)構(gòu)。時(shí)間同步系統(tǒng)與被授時(shí)的繼電保護(hù)裝置之間采用EIA RS-422／485接口標(biāo)準(zhǔn)來傳輸IRIG-B(DC)碼信號(hào)。不同廠家的保護(hù)裝置僅需具有EIA RS422／485接口的IRIG-B碼解碼器，即可接入變電站統(tǒng)一對(duì)時(shí)網(wǎng)絡(luò)。保護(hù)裝置內(nèi)嵌IRIG-B碼解碼模塊，采用圖1中的對(duì)時(shí)模式，即由IRIG-B碼解碼模塊檢測(cè)出時(shí)間信息和對(duì)時(shí)脈沖，通過串口將時(shí)間信息直接下發(fā)到各個(gè)功能插件。各功能插件都直接從對(duì)時(shí)模塊引入對(duì)時(shí)脈沖。

2 IRIG-B碼解碼模塊的硬件設(shè)計(jì)
早期的B碼解碼設(shè)備多采用TTL集成電路與單片機(jī)相結(jié)合的方法來實(shí)現(xiàn)，利用門電路和觸發(fā)器從編碼信號(hào)中提取出秒同步信號(hào)，而用單片機(jī)實(shí)現(xiàn)時(shí)間信息的解碼。目前該方法仍在使用，但該方法存在器件較多，結(jié)構(gòu)復(fù)雜，可靠性差、同步精度不高、通用性差、不利于功能擴(kuò)展等問題。
為了解決上述問題，在本設(shè)計(jì)中，采用CPLD芯片來實(shí)現(xiàn)IRIG-B碼的解碼，采用的是Altera公司的EPM3256。開發(fā)仿真軟件采用的是MAX+ PLUSⅡ，它可以進(jìn)行原理圖編輯和VHDL語言編輯，并支持這些編輯方式的混合設(shè)計(jì)。在本設(shè)計(jì)中利用VHDL語言進(jìn)行底層模塊的設(shè)計(jì)，用原理圖進(jìn)行上層模塊的設(shè)計(jì)。該軟件具有門級(jí)仿真功能，可以進(jìn)行功能和時(shí)序仿真，并且支持目標(biāo)程序在線下載。