高性能FPGA中的高速SERDES接口

　　萊迪思還為設(shè)計(jì)人員提供了完整的PCI Express開(kāi)發(fā)套件。如圖3所示，萊迪思的PCI Express開(kāi)發(fā)套件是一個(gè)完全集成的開(kāi)發(fā)平臺(tái)，提供了一個(gè)完整的硬件/軟件開(kāi)發(fā)環(huán)境，以加速評(píng)估PCI Express技術(shù)。該套件包括PCI Express系統(tǒng)設(shè)計(jì)所需的各種元件，其中包括萊迪思的PCI Express端點(diǎn)IP核、 RTL源代碼、項(xiàng)目指南和幾個(gè)演示文件，從控制到數(shù)據(jù)的應(yīng)用、驅(qū)動(dòng)程序、圖形用戶界面及一塊評(píng)估電路板。

圖3 Lattice PCI Express開(kāi)發(fā)套件

　　無(wú)線協(xié)議：CPRI 與 OBSAI

　　通用公共無(wú)線接口（ CPRI ）和開(kāi)放基站架構(gòu)組織（ OBSAI等）是針對(duì)無(wú)線基礎(chǔ)設(shè)施的兩種流行的基于分組的協(xié)議標(biāo)準(zhǔn)。LatticeECP3 SERDES也支持這些標(biāo)準(zhǔn)。如圖4所示， LatticeECP3 的SERDES /PCS ASIC模塊支持CPRI / OBSAI物理層。萊迪思還提供完全支持各自協(xié)議棧的CPRI （ 3.0規(guī)范）和OBSAI等（ OBSAI－RP3 － 01 ）的IP核。

圖4 用LatticeECP3支持CPRI/OBSAI協(xié)議棧

　　此外， LatticeECP3 SERDES還支持針對(duì)實(shí)現(xiàn)多跳的低延遲變化要求。在新的遠(yuǎn)程無(wú)線前端（RRH ）拓?fù)浣Y(jié)構(gòu)中，系統(tǒng)要求能夠測(cè)量和補(bǔ)償在多跳情況下發(fā)生的延遲變化。為了支持這項(xiàng)工作，非常仔細(xì)地設(shè)計(jì)了ECP3 PCS塊，使鏈路延遲變化確定并一致。此外，字對(duì)齊延遲變化也是可測(cè)量的，一旦知道這個(gè)值，在補(bǔ)償寄存器中就會(huì)得到報(bào)告，從而可以進(jìn)行系統(tǒng)級(jí)的補(bǔ)償。

圖5 用ECP3的 SERDES/PCS實(shí)現(xiàn)短延遲選擇

　　SMPTE

　　活動(dòng)圖像和電視工程師協(xié)會(huì)（SMPTE ）按照SDI或串行數(shù)字接口制定了一套標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)包括： SMPTE 259M-標(biāo)準(zhǔn)清晰度串行數(shù)字接口（SD - SDI）、SMPTE 292M -高清晰度串行數(shù)字接口（HD - SDI ） ，以及SMPTE 424M - 3Gbps串行數(shù)字接口（ 3G-SDI） 。